xref: /linux/Documentation/devicetree/bindings/clock/qcom,qcm2290-gpucc.yaml (revision a1ff5a7d78a036d6c2178ee5acd6ba4946243800)
1*525b4283SKonrad Dybcio# SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause)
2*525b4283SKonrad Dybcio%YAML 1.2
3*525b4283SKonrad Dybcio---
4*525b4283SKonrad Dybcio$id: http://devicetree.org/schemas/clock/qcom,qcm2290-gpucc.yaml#
5*525b4283SKonrad Dybcio$schema: http://devicetree.org/meta-schemas/core.yaml#
6*525b4283SKonrad Dybcio
7*525b4283SKonrad Dybciotitle: Qualcomm Graphics Clock & Reset Controller on QCM2290
8*525b4283SKonrad Dybcio
9*525b4283SKonrad Dybciomaintainers:
10*525b4283SKonrad Dybcio  - Konrad Dybcio <konradybcio@kernel.org>
11*525b4283SKonrad Dybcio
12*525b4283SKonrad Dybciodescription: |
13*525b4283SKonrad Dybcio  Qualcomm graphics clock control module provides the clocks, resets and power
14*525b4283SKonrad Dybcio  domains on Qualcomm SoCs.
15*525b4283SKonrad Dybcio
16*525b4283SKonrad Dybcio  See also::
17*525b4283SKonrad Dybcio    include/dt-bindings/clock/qcom,qcm2290-gpucc.h
18*525b4283SKonrad Dybcio
19*525b4283SKonrad Dybcioproperties:
20*525b4283SKonrad Dybcio  compatible:
21*525b4283SKonrad Dybcio    const: qcom,qcm2290-gpucc
22*525b4283SKonrad Dybcio
23*525b4283SKonrad Dybcio  reg:
24*525b4283SKonrad Dybcio    maxItems: 1
25*525b4283SKonrad Dybcio
26*525b4283SKonrad Dybcio  clocks:
27*525b4283SKonrad Dybcio    items:
28*525b4283SKonrad Dybcio      - description: AHB interface clock,
29*525b4283SKonrad Dybcio      - description: SoC CXO clock
30*525b4283SKonrad Dybcio      - description: GPLL0 main branch source
31*525b4283SKonrad Dybcio      - description: GPLL0 div branch source
32*525b4283SKonrad Dybcio
33*525b4283SKonrad Dybcio  power-domains:
34*525b4283SKonrad Dybcio    description:
35*525b4283SKonrad Dybcio      A phandle and PM domain specifier for the CX power domain.
36*525b4283SKonrad Dybcio    maxItems: 1
37*525b4283SKonrad Dybcio
38*525b4283SKonrad Dybcio  required-opps:
39*525b4283SKonrad Dybcio    description:
40*525b4283SKonrad Dybcio      A phandle to an OPP node describing required CX performance point.
41*525b4283SKonrad Dybcio    maxItems: 1
42*525b4283SKonrad Dybcio
43*525b4283SKonrad Dybciorequired:
44*525b4283SKonrad Dybcio  - compatible
45*525b4283SKonrad Dybcio  - clocks
46*525b4283SKonrad Dybcio  - power-domains
47*525b4283SKonrad Dybcio
48*525b4283SKonrad DybcioallOf:
49*525b4283SKonrad Dybcio  - $ref: qcom,gcc.yaml#
50*525b4283SKonrad Dybcio
51*525b4283SKonrad DybciounevaluatedProperties: false
52*525b4283SKonrad Dybcio
53*525b4283SKonrad Dybcioexamples:
54*525b4283SKonrad Dybcio  - |
55*525b4283SKonrad Dybcio    #include <dt-bindings/clock/qcom,gcc-qcm2290.h>
56*525b4283SKonrad Dybcio    #include <dt-bindings/clock/qcom,rpmcc.h>
57*525b4283SKonrad Dybcio    #include <dt-bindings/power/qcom-rpmpd.h>
58*525b4283SKonrad Dybcio
59*525b4283SKonrad Dybcio    soc {
60*525b4283SKonrad Dybcio        #address-cells = <2>;
61*525b4283SKonrad Dybcio        #size-cells = <2>;
62*525b4283SKonrad Dybcio
63*525b4283SKonrad Dybcio        clock-controller@5990000 {
64*525b4283SKonrad Dybcio            compatible = "qcom,qcm2290-gpucc";
65*525b4283SKonrad Dybcio            reg = <0x0 0x05990000 0x0 0x9000>;
66*525b4283SKonrad Dybcio            clocks = <&gcc GCC_GPU_CFG_AHB_CLK>,
67*525b4283SKonrad Dybcio                     <&rpmcc RPM_SMD_XO_CLK_SRC>,
68*525b4283SKonrad Dybcio                     <&gcc GCC_GPU_GPLL0_CLK_SRC>,
69*525b4283SKonrad Dybcio                     <&gcc GCC_GPU_GPLL0_DIV_CLK_SRC>;
70*525b4283SKonrad Dybcio            power-domains = <&rpmpd QCM2290_VDDCX>;
71*525b4283SKonrad Dybcio            required-opps = <&rpmpd_opp_low_svs>;
72*525b4283SKonrad Dybcio            #clock-cells = <1>;
73*525b4283SKonrad Dybcio            #reset-cells = <1>;
74*525b4283SKonrad Dybcio            #power-domain-cells = <1>;
75*525b4283SKonrad Dybcio        };
76*525b4283SKonrad Dybcio    };
77*525b4283SKonrad Dybcio...
78