1*0a0156feSRafał Miłecki# SPDX-License-Identifier: GPL-2.0-only OR BSD-2-Clause 2*0a0156feSRafał Miłecki%YAML 1.2 3*0a0156feSRafał Miłecki--- 4*0a0156feSRafał Miłecki$id: http://devicetree.org/schemas/clock/mediatek,mt7622-ssusbsys.yaml# 5*0a0156feSRafał Miłecki$schema: http://devicetree.org/meta-schemas/core.yaml# 6*0a0156feSRafał Miłecki 7*0a0156feSRafał Miłeckititle: MediaTek SSUSBSYS clock and reset controller 8*0a0156feSRafał Miłecki 9*0a0156feSRafał Miłeckidescription: 10*0a0156feSRafał Miłecki The MediaTek SSUSBSYS controller provides various clocks to the system. 11*0a0156feSRafał Miłecki 12*0a0156feSRafał Miłeckimaintainers: 13*0a0156feSRafał Miłecki - Matthias Brugger <matthias.bgg@gmail.com> 14*0a0156feSRafał Miłecki 15*0a0156feSRafał Miłeckiproperties: 16*0a0156feSRafał Miłecki compatible: 17*0a0156feSRafał Miłecki enum: 18*0a0156feSRafał Miłecki - mediatek,mt7622-ssusbsys 19*0a0156feSRafał Miłecki - mediatek,mt7629-ssusbsys 20*0a0156feSRafał Miłecki 21*0a0156feSRafał Miłecki reg: 22*0a0156feSRafał Miłecki maxItems: 1 23*0a0156feSRafał Miłecki 24*0a0156feSRafał Miłecki "#clock-cells": 25*0a0156feSRafał Miłecki const: 1 26*0a0156feSRafał Miłecki description: The available clocks are defined in dt-bindings/clock/mt*-clk.h 27*0a0156feSRafał Miłecki 28*0a0156feSRafał Miłecki "#reset-cells": 29*0a0156feSRafał Miłecki const: 1 30*0a0156feSRafał Miłecki 31*0a0156feSRafał Miłeckirequired: 32*0a0156feSRafał Miłecki - reg 33*0a0156feSRafał Miłecki - "#clock-cells" 34*0a0156feSRafał Miłecki - "#reset-cells" 35*0a0156feSRafał Miłecki 36*0a0156feSRafał MiłeckiadditionalProperties: false 37*0a0156feSRafał Miłecki 38*0a0156feSRafał Miłeckiexamples: 39*0a0156feSRafał Miłecki - | 40*0a0156feSRafał Miłecki clock-controller@1a000000 { 41*0a0156feSRafał Miłecki compatible = "mediatek,mt7622-ssusbsys"; 42*0a0156feSRafał Miłecki reg = <0x1a000000 0x1000>; 43*0a0156feSRafał Miłecki #clock-cells = <1>; 44*0a0156feSRafał Miłecki #reset-cells = <1>; 45*0a0156feSRafał Miłecki }; 46