1*7a25ec8eSMathieu PoirierWhat: /sys/bus/coresight/devices/<memory_map>.funnel/funnel_ctrl 2*7a25ec8eSMathieu PoirierDate: November 2014 3*7a25ec8eSMathieu PoirierKernelVersion: 3.19 4*7a25ec8eSMathieu PoirierContact: Mathieu Poirier <mathieu.poirier@linaro.org> 5*7a25ec8eSMathieu PoirierDescription: (RW) Enables the slave ports and defines the hold time of the 6*7a25ec8eSMathieu Poirier slave ports. 7*7a25ec8eSMathieu Poirier 8*7a25ec8eSMathieu PoirierWhat: /sys/bus/coresight/devices/<memory_map>.funnel/priority 9*7a25ec8eSMathieu PoirierDate: November 2014 10*7a25ec8eSMathieu PoirierKernelVersion: 3.19 11*7a25ec8eSMathieu PoirierContact: Mathieu Poirier <mathieu.poirier@linaro.org> 12*7a25ec8eSMathieu PoirierDescription: (RW) Defines input port priority order. 13