Home
last modified time | relevance | path

Searched refs:OUTL (Results 1 – 22 of 22) sorted by relevance

/titanic_41/usr/src/uts/common/io/atge/
H A Datge_l1c.c358 OUTL(atgep, ATGE_MBOX_RD0_PROD_IDX, l1c->atge_rx_ring->r_consumer); in atge_l1c_init_rx_ring()
424 OUTL(atgep, ATGE_WOL_CFG, 0); in atge_l1c_program_dma()
428 OUTL(atgep, L1C_TX_BASE_ADDR_HI, in atge_l1c_program_dma()
430 OUTL(atgep, L1C_TDL_HEAD_ADDR_LO, in atge_l1c_program_dma()
433 OUTL(atgep, L1C_TDH_HEAD_ADDR_LO, 0); in atge_l1c_program_dma()
437 OUTL(atgep, L1C_RX_BASE_ADDR_HI, in atge_l1c_program_dma()
439 OUTL(atgep, L1C_RD0_HEAD_ADDR_LO, in atge_l1c_program_dma()
442 OUTL(atgep, L1C_RD1_HEAD_ADDR_LO, 0); in atge_l1c_program_dma()
443 OUTL(atgep, L1C_RD2_HEAD_ADDR_LO, 0); in atge_l1c_program_dma()
444 OUTL(atgep, L1C_RD3_HEAD_ADDR_LO, 0); in atge_l1c_program_dma()
[all …]
H A Datge_main.c474 OUTL(atgep, ATGE_MAC_CFG, reg); in atge_mac_config()
481 OUTL(atgep, ATGE_IM_TIMER, reg); in atge_mac_config()
489 OUTL(atgep, ATGE_IM_TIMER, reg); in atge_mac_config()
499 OUTL(atgep, ATGE_MASTER_CFG, reg); in atge_mac_config()
904 OUTL(atgep, ATGE_SPI_CTRL, reg); in atge_get_macaddr()
952 OUTL(atgep, ATGE_MASTER_CFG, MASTER_RESET | 0x40); in atge_device_reset_l1_l1e()
955 OUTL(atgep, ATGE_MASTER_CFG, MASTER_RESET); in atge_device_reset_l1_l1e()
990 OUTL(atgep, ATGE_LTSSM_ID_CFG, 0x6500); in atge_device_reset_l1_l1e()
992 OUTL(atgep, 0x1008, reg); in atge_device_reset_l1_l1e()
2037 OUTL(atgep, ATGE_PAR0, in atge_program_ether()
[all …]
H A Datge_l1e.c349 OUTL(atgep, ATGE_WOL_CFG, 0); in atge_l1e_program_dma()
356 OUTL(atgep, ATGE_DESC_ADDR_HI, ATGE_ADDR_HI(paddr)); in atge_l1e_program_dma()
357 OUTL(atgep, ATGE_DESC_TPD_ADDR_LO, ATGE_ADDR_LO(paddr)); in atge_l1e_program_dma()
358 OUTL(atgep, ATGE_DESC_TPD_CNT, in atge_l1e_program_dma()
363 OUTL(atgep, L1E_RXF0_PAGE0_ADDR_LO, ATGE_ADDR_LO(paddr)); in atge_l1e_program_dma()
365 OUTL(atgep, L1E_RXF0_PAGE1_ADDR_LO, ATGE_ADDR_LO(paddr)); in atge_l1e_program_dma()
369 OUTL(atgep, L1E_RXF0_CMB0_ADDR_LO, ATGE_ADDR_LO(paddr)); in atge_l1e_program_dma()
371 OUTL(atgep, L1E_RXF0_CMB1_ADDR_LO, ATGE_ADDR_LO(paddr)); in atge_l1e_program_dma()
384 OUTL(atgep, L1E_RXF_PAGE_SIZE, L1E_RX_PAGE_SZ); in atge_l1e_program_dma()
387 OUTL(atgep, ATGE_DMA_BLOCK, DMA_BLOCK_LOAD); in atge_l1e_program_dma()
[all …]
H A Datge_l1.c382 OUTL(atgep, ATGE_MBOX, in atge_l1_sync_mbox()
402 OUTL(atgep, ATGE_DESC_ADDR_HI, in atge_l1_program_dma()
404 OUTL(atgep, ATGE_DESC_TPD_ADDR_LO, in atge_l1_program_dma()
409 OUTL(atgep, ATGE_DESC_RD_ADDR_LO, in atge_l1_program_dma()
413 OUTL(atgep, ATGE_DESC_RRD_ADDR_LO, in atge_l1_program_dma()
417 OUTL(atgep, ATGE_DESC_CMB_ADDR_LO, in atge_l1_program_dma()
421 OUTL(atgep, ATGE_DESC_SMB_ADDR_LO, in atge_l1_program_dma()
427 OUTL(atgep, ATGE_DESC_RRD_RD_CNT, in atge_l1_program_dma()
435 OUTL(atgep, ATGE_DESC_TPD_CNT, in atge_l1_program_dma()
441 OUTL(atgep, ATGE_DMA_BLOCK, DMA_BLOCK_LOAD); in atge_l1_program_dma()
[all …]
H A Datge_mii.c72 OUTL(atgep, ATGE_MDIO, MDIO_OP_EXECUTE | MDIO_OP_READ | in atge_mii_read()
115 OUTL(atgep, ATGE_MDIO, MDIO_OP_EXECUTE | MDIO_OP_WRITE | in atge_mii_write()
192 OUTL(atgep, ATGE_GPHY_CTRL, GPHY_CTRL_RST); in atge_l1_mii_reset()
195 OUTL(atgep, ATGE_GPHY_CTRL, GPHY_CTRL_CLR); in atge_l1_mii_reset()
H A Datge.h107 #define OUTL(atge, p, v) \ macro
126 OUTL(atge, reg, (INL(atge, reg) | v))
129 OUTL(atge, reg, (INL(atge, reg) & v))
/titanic_41/usr/src/uts/common/io/sfe/
H A Dsfe.c279 OUTL(dp, EROMAR, 0); in sfe_read_eeprom()
281 OUTL(dp, EROMAR, EROMAR_EESK); in sfe_read_eeprom()
292 OUTL(dp, EROMAR, EROMAR_EECS | eedi); in sfe_read_eeprom()
294 OUTL(dp, EROMAR, EROMAR_EECS | eedi | EROMAR_EESK); in sfe_read_eeprom()
298 OUTL(dp, EROMAR, EROMAR_EECS); in sfe_read_eeprom()
303 OUTL(dp, EROMAR, EROMAR_EECS); in sfe_read_eeprom()
305 OUTL(dp, EROMAR, EROMAR_EECS | EROMAR_EESK); in sfe_read_eeprom()
311 OUTL(dp, EROMAR, 0); in sfe_read_eeprom()
473 OUTL(dp, CR, lp->cr | CR_RELOAD); in sfe_get_mac_addr_sis635()
474 OUTL(dp, CR, lp->cr); in sfe_get_mac_addr_sis635()
[all …]
H A Dsfe_util.h72 #define OUTL(dp, p, v) \ macro
/titanic_41/usr/src/uts/common/io/bfe/
H A Dbfe.c342 OUTL(bfe, BFE_EMAC_ISTAT, BFE_EMAC_INT_MII); in bfe_read_phy()
343 OUTL(bfe, BFE_MDIO_DATA, (BFE_MDIO_SB_START | in bfe_read_phy()
357 OUTL(bfe, BFE_EMAC_ISTAT, BFE_EMAC_INT_MII); in bfe_write_phy()
358 OUTL(bfe, BFE_MDIO_DATA, (BFE_MDIO_SB_START | in bfe_write_phy()
520 OUTL(bfe, BFE_RXCONF, flow); in bfe_timeout()
524 OUTL(bfe, BFE_MAC_FLOW, flow); in bfe_timeout()
529 OUTL(bfe, BFE_TX_CTRL, val); in bfe_timeout()
828 OUTL(bfe, BFE_CAM_DATA_LO, v); in bfe_cam_write()
833 OUTL(bfe, BFE_CAM_DATA_HI, v); in bfe_cam_write()
834 OUTL(bfe, BFE_CAM_CTRL, (BFE_CAM_WRITE | in bfe_cam_write()
[all …]
H A Dbfe.h68 #define OUTL(bfe, p, v) \ macro
87 OUTL(bfe, reg, (INL(bfe, reg) | v))
90 OUTL(bfe, reg, (INL(bfe, reg) & v))
/titanic_41/usr/src/uts/common/io/audio/drv/audiop16x/
H A Daudiop16x.c137 OUTL(dev, (reg << 16) | (chn & 0xffff), PTR); /* Pointer */ in read_reg()
149 OUTL(dev, (reg << 16) | (chn & 0xffff), PTR); /* Pointer */ in write_reg()
150 OUTL(dev, value, DR); /* Data */ in write_reg()
159 OUTL(dev, (reg << 16) | (chn & 0xffff), PTR); /* Pointer */ in set_reg_bits()
162 OUTL(dev, val, DR); /* Data */ in set_reg_bits()
171 OUTL(dev, (reg << 16) | (chn & 0xffff), PTR); /* Pointer */ in clear_reg_bits()
174 OUTL(dev, val, DR); /* Data */ in clear_reg_bits()
534 OUTL(dev, 0x1080, GPIO); /* GPIO */ in p16x_hwinit()
536 OUTL(dev, INTR_ALL, IP); in p16x_hwinit()
537 OUTL(dev, 0, IE); in p16x_hwinit()
[all …]
H A Daudiop16x.h95 #define OUTL(dev, val, reg) \ macro
/titanic_41/usr/src/uts/common/io/audio/drv/audioemu10k/
H A Daudioemu10k.c225 OUTL(devc, ptr, devc->regs + 0x00); /* Pointer */ in emu10k_read_reg()
247 OUTL(devc, ptr, devc->regs + 0x00); /* Pointer */ in emu10k_write_reg()
256 OUTL(devc, value, devc->regs + 0x04); /* Data */ in emu10k_write_reg()
1101 OUTL(devc, 0x00000000, devc->regs + 0x0c); /* Intr disable */ in emu10k_hwinit()
1102 OUTL(devc, HCFG_LOCKSOUNDCACHE | HCFG_LOCKTANKCACHE_MASK | in emu10k_hwinit()
1114 OUTL(devc, 0, devc->regs + IE); in emu10k_hwinit()
1168 OUTL(devc, 0x600000, devc->regs + 0x20); in emu10k_hwinit()
1169 OUTL(devc, 0x14, devc->regs + 0x24); in emu10k_hwinit()
1172 OUTL(devc, 0x6E0000, devc->regs + 0x20); in emu10k_hwinit()
1174 OUTL(devc, 0xFF00FF00, devc->regs + 0x24); in emu10k_hwinit()
[all …]
H A Daudioemu10k.h443 #define OUTL(devc, val, reg) ddi_put32(devc->regsh, (void *)(reg), (val)) macro
/titanic_41/usr/src/uts/common/io/audio/drv/audiovia97/
H A Daudiovia97.c139 OUTL(devc, devc->base + AC97CODEC, addr); in via97_read_ac97()
170 OUTL(devc, devc->base + AC97CODEC, value); in via97_write_ac97()
215 OUTL(devc, portc->base + 4, portc->sgd_paddr); in via97_start()
395 OUTL(devc, portc->base + 4, portc->sgd_paddr); in via97_alloc_port()
695 OUTL(devc, devc->base + 0x04, 0); in via97_ddi_quiesce()
696 OUTL(devc, devc->base + 0x14, 0); in via97_ddi_quiesce()
697 OUTL(devc, devc->base + 0x22, 0); in via97_ddi_quiesce()
H A Daudiovia97.h97 #define OUTL(devc, reg, val) ddi_put32(devc->regsh, (void *)(reg), (val)) macro
/titanic_41/usr/src/uts/common/io/audio/drv/audiols/
H A Daudiols.c155 OUTL(dev, PR, (reg << 16) | (chn & 0xffff)); in read_chan()
168 OUTL(dev, PR, (reg << 16) | (chn & 0x7)); in write_chan()
170 OUTL(dev, DR, value); in write_chan()
663 OUTL(dev, GPIO, 0x005f03a3); in audigyls_hwinit()
666 OUTL(dev, GPIO, 0x005f4301); in audigyls_hwinit()
680 OUTL(dev, IER, 0); in audigyls_hwinit()
681 OUTL(dev, HC, 0x00000009); /* Enable audio, use 48 kHz */ in audigyls_hwinit()
847 OUTL(dev, GPIO, INL(dev, GPIO) | 0x400); in audigyls_configure_mixer()
852 OUTL(dev, GPIO, INL(dev, GPIO) & ~0x400); in audigyls_configure_mixer()
1400 OUTL(dev, IER, 0); /* Interrupt disable */ in audigyls_ddi_quiesce()
[all …]
H A Daudiols.h257 #define OUTL(dev, reg, val) \ macro
/titanic_41/usr/src/uts/common/io/audio/drv/audiovia823x/
H A Daudiovia823x.c142 OUTL(devc, devc->base + REG_CODEC, val); in auvia_read_ac97()
177 OUTL(devc, devc->base + REG_CODEC, val); in auvia_write_ac97()
302 OUTL(devc, portc->base + OFF_DMA, portc->sgd_paddr); in auvia_reset_output()
337 OUTL(devc, portc->base + OFF_CHANNELS, cmap | 0xFF000000U); in auvia_reset_output()
350 OUTL(devc, portc->base + OFF_DMA, portc->sgd_paddr); in auvia_reset_input()
359 OUTL(devc, portc->base + OFF_RECFMT, fmt); in auvia_reset_input()
H A Daudiovia823x.h174 #define OUTL(devc, reg, val) ddi_put32(devc->regsh, (void *)(reg), (val)) macro
/titanic_41/usr/src/uts/common/io/audio/drv/audiocmihd/
H A Daudiocmihd.c169 OUTL(devc, val, AC97_CMD_DATA); in cmediahd_read_ac97()
188 OUTL(devc, val, AC97_CMD_DATA); in cmediahd_write_ac97()
206 OUTL(devc, val, AC97_CMD_DATA);
226 OUTL(devc, val, AC97_CMD_DATA);
693 OUTL(devc, portc->paddr, MULTICH_ADDR); in cmediahd_reset_port()
694 OUTL(devc, (portc->bufsz/4) - 1, MULTICH_SIZE); in cmediahd_reset_port()
695 OUTL(devc, (portc->bufsz/4) - 1, MULTICH_FRAG); in cmediahd_reset_port()
726 OUTL(devc, portc->paddr, devc->rec_eng.addr); in cmediahd_reset_port()
H A Daudiocmihd.h361 #define OUTL(devc, val, reg) ddi_put32(devc->regsh, (void *)(reg), (val)) macro