Home
last modified time | relevance | path

Searched refs:pcie_lane (Results 1 – 20 of 20) sorted by relevance

/linux/drivers/gpu/drm/amd/pm/swsmu/
H A Dsmu_cmn.c1378 (pcie_table->pcie_lane[i] == 1) ? "x1" : in smu_cmn_print_pcie_levels()
1379 (pcie_table->pcie_lane[i] == 2) ? "x2" : in smu_cmn_print_pcie_levels()
1380 (pcie_table->pcie_lane[i] == 3) ? "x4" : in smu_cmn_print_pcie_levels()
1381 (pcie_table->pcie_lane[i] == 4) ? "x8" : in smu_cmn_print_pcie_levels()
1382 (pcie_table->pcie_lane[i] == 5) ? "x12" : in smu_cmn_print_pcie_levels()
1383 (pcie_table->pcie_lane[i] == 6) ? "x16" : in smu_cmn_print_pcie_levels()
1384 (pcie_table->pcie_lane[i] == 7) ? "x32" : in smu_cmn_print_pcie_levels()
1388 (cur_lane == pcie_table->pcie_lane[i]) ? in smu_cmn_print_pcie_levels()
/linux/drivers/gpu/drm/amd/pm/swsmu/smu13/
H A Daldebaran_ppt.h55 uint8_t pcie_lane[ALDEBARAN_MAX_PCIE_CONF]; member
H A Dsmu_v13_0_7_ppt.c2721 pcie_table->pcie_lane[pcie_table->lclk_levels] = in smu_v13_0_7_update_pcie_parameters()
2736 if (pcie_table->pcie_lane[num_of_levels - 1] < pcie_width_cap) in smu_v13_0_7_update_pcie_parameters()
2737 pcie_width_cap = pcie_table->pcie_lane[num_of_levels - 1]; in smu_v13_0_7_update_pcie_parameters()
2742 pcie_table->pcie_lane[i] = pcie_width_cap; in smu_v13_0_7_update_pcie_parameters()
2745 smu_pcie_arg |= pcie_table->pcie_lane[i]; in smu_v13_0_7_update_pcie_parameters()
2757 pcie_table->pcie_lane[i] > pcie_width_cap) { in smu_v13_0_7_update_pcie_parameters()
2760 pcie_table->pcie_lane[i] = pcie_table->pcie_lane[i] > pcie_width_cap ? in smu_v13_0_7_update_pcie_parameters()
2761 pcie_width_cap : pcie_table->pcie_lane[i]; in smu_v13_0_7_update_pcie_parameters()
2764 smu_pcie_arg |= pcie_table->pcie_lane[i]; in smu_v13_0_7_update_pcie_parameters()
H A Dsmu_v13_0_0_ppt.c3094 pcie_table->pcie_lane[pcie_table->lclk_levels] = in smu_v13_0_0_update_pcie_parameters()
3109 if (pcie_table->pcie_lane[num_of_levels - 1] < pcie_width_cap) in smu_v13_0_0_update_pcie_parameters()
3110 pcie_width_cap = pcie_table->pcie_lane[num_of_levels - 1]; in smu_v13_0_0_update_pcie_parameters()
3115 pcie_table->pcie_lane[i] = pcie_width_cap; in smu_v13_0_0_update_pcie_parameters()
3118 smu_pcie_arg |= pcie_table->pcie_lane[i]; in smu_v13_0_0_update_pcie_parameters()
3130 pcie_table->pcie_lane[i] > pcie_width_cap) { in smu_v13_0_0_update_pcie_parameters()
3133 pcie_table->pcie_lane[i] = pcie_table->pcie_lane[i] > pcie_width_cap ? in smu_v13_0_0_update_pcie_parameters()
3134 pcie_width_cap : pcie_table->pcie_lane[i]; in smu_v13_0_0_update_pcie_parameters()
3137 smu_pcie_arg |= pcie_table->pcie_lane[i]; in smu_v13_0_0_update_pcie_parameters()
H A Dsmu_v13_0.c2401 if (pcie_table->pcie_lane[num_of_levels - 1] < pcie_width_cap) in smu_v13_0_update_pcie_parameters()
2402 pcie_width_cap = pcie_table->pcie_lane[num_of_levels - 1]; in smu_v13_0_update_pcie_parameters()
2407 pcie_table->pcie_lane[i] = pcie_width_cap; in smu_v13_0_update_pcie_parameters()
2410 smu_pcie_arg |= pcie_table->pcie_lane[i]; in smu_v13_0_update_pcie_parameters()
2422 pcie_table->pcie_lane[i] > pcie_width_cap) { in smu_v13_0_update_pcie_parameters()
2424 pcie_table->pcie_lane[i] = pcie_width_cap; in smu_v13_0_update_pcie_parameters()
2427 smu_pcie_arg |= pcie_table->pcie_lane[i]; in smu_v13_0_update_pcie_parameters()
/linux/drivers/gpu/drm/amd/pm/swsmu/smu11/
H A Darcturus_ppt.h55 uint8_t pcie_lane[MAX_PCIE_CONF]; member
H A Dsienna_cichlid_ppt.c2125 pcie_table->pcie_lane[0] = max_lane_width; in sienna_cichlid_update_pcie_parameters()
2128 pcie_table->pcie_lane[0] = min_lane_width; in sienna_cichlid_update_pcie_parameters()
2131 pcie_table->pcie_lane[1] = max_lane_width; in sienna_cichlid_update_pcie_parameters()
2138 pcie_table->pcie_lane[i]); in sienna_cichlid_update_pcie_parameters()
H A Dnavi10_ppt.c2199 dpm_context->dpm_tables.pcie_table.pcie_lane[i] = pptable->PcieLaneCount[i]; in navi10_update_pcie_parameters()
2209 dpm_context->dpm_tables.pcie_table.pcie_lane[i] = in navi10_update_pcie_parameters()
2214 smu_pcie_arg |= dpm_context->dpm_tables.pcie_table.pcie_lane[i]; in navi10_update_pcie_parameters()
H A Darcturus_ppt.c866 pcie_table->pcie_lane[0] = lane_width; in arcturus_emit_clk_levels()
/linux/drivers/gpu/drm/amd/pm/powerplay/hwmgr/
H A Dsmu7_hwmgr.c3480 smu7_ps->performance_levels[i].pcie_lane = data->pcie_gen_performance.max; in smu7_apply_state_adjust_rules()
3571 ps->performance_levels[0].pcie_lane = data->vbios_boot_state.pcie_lane_bootup_value; in smu7_dpm_patch_boot_state()
3666 performance_level->pcie_lane = get_pcie_lane_support(data->pcie_lane_cap, in smu7_get_pp_table_entry_callback_func_v1()
3683 performance_level->pcie_lane = get_pcie_lane_support(data->pcie_lane_cap, in smu7_get_pp_table_entry_callback_func_v1()
3750 ps->performance_levels[i].pcie_lane) in smu7_get_pp_table_entry_v1()
3752 ps->performance_levels[i].pcie_lane; in smu7_get_pp_table_entry_v1()
3754 ps->performance_levels[i].pcie_lane) in smu7_get_pp_table_entry_v1()
3756 ps->performance_levels[i].pcie_lane; in smu7_get_pp_table_entry_v1()
3774 ps->performance_levels[i].pcie_lane) in smu7_get_pp_table_entry_v1()
3776 ps->performance_levels[i].pcie_lane; in smu7_get_pp_table_entry_v1()
[all …]
H A Dsmu7_hwmgr.h58 uint16_t pcie_lane; member
H A Dvega12_hwmgr.h120 uint8_t pcie_lane[MAX_PCIE_CONF]; member
H A Dvega10_hwmgr.h142 uint8_t pcie_lane[MAX_PCIE_CONF]; member
H A Dvega20_hwmgr.h173 uint8_t pcie_lane[MAX_PCIE_CONF]; member
H A Dvega10_hwmgr.c1280 pcie_table->pcie_lane[i] = (uint8_t)encode_pcie_lane_width( in vega10_setup_default_pcie_table()
1283 pcie_table->pcie_lane[i] = (uint8_t)encode_pcie_lane_width( in vega10_setup_default_pcie_table()
1576 pp_table->PcieLaneCount[i] = pcie_table->pcie_lane[i]; in vega10_populate_smc_link_levels()
1589 pp_table->PcieLaneCount[i] = pcie_table->pcie_lane[j]; in vega10_populate_smc_link_levels()
/linux/drivers/gpu/drm/amd/pm/swsmu/smu14/
H A Dsmu_v14_0_2_ppt.c1408 pcie_table->pcie_lane[pcie_table->lclk_levels] = in smu_v14_0_2_update_pcie_parameters()
1422 if (pcie_table->pcie_lane[lclk_levels - 1] < pcie_width_cap) in smu_v14_0_2_update_pcie_parameters()
1423 pcie_width_cap = pcie_table->pcie_lane[lclk_levels - 1]; in smu_v14_0_2_update_pcie_parameters()
1428 pcie_table->pcie_lane[i] = pcie_width_cap; in smu_v14_0_2_update_pcie_parameters()
1431 smu_pcie_arg |= pcie_table->pcie_lane[i]; in smu_v14_0_2_update_pcie_parameters()
1443 pcie_table->pcie_lane[i] > pcie_width_cap) { in smu_v14_0_2_update_pcie_parameters()
1446 pcie_table->pcie_lane[i] = pcie_table->pcie_lane[i] > pcie_width_cap ? in smu_v14_0_2_update_pcie_parameters()
1447 pcie_width_cap : pcie_table->pcie_lane[i]; in smu_v14_0_2_update_pcie_parameters()
1450 smu_pcie_arg |= pcie_table->pcie_lane[i]; in smu_v14_0_2_update_pcie_parameters()
/linux/drivers/gpu/drm/amd/pm/swsmu/inc/
H A Dsmu_v15_0.h83 uint8_t pcie_lane[MAX_PCIE_CONF]; member
H A Damdgpu_smu.h335 uint8_t pcie_lane[SMU_MAX_PCIE_LEVELS]; member
/linux/drivers/gpu/drm/radeon/
H A Dci_dpm.h43 u16 pcie_lane; member
H A Dci_dpm.c3726 state->performance_levels[0].pcie_lane, in ci_trim_dpm_states()
3728 state->performance_levels[high_limit_count].pcie_lane); in ci_trim_dpm_states()
5437 pl->pcie_lane = r600_get_pcie_lane_support(rdev, in ci_parse_pplib_clock_info()
5456 pl->pcie_lane = pi->vbios_boot_state.pcie_lane_bootup_value; in ci_parse_pplib_clock_info()
5466 if (pi->pcie_lane_powersaving.max < pl->pcie_lane) in ci_parse_pplib_clock_info()
5467 pi->pcie_lane_powersaving.max = pl->pcie_lane; in ci_parse_pplib_clock_info()
5468 if (pi->pcie_lane_powersaving.min > pl->pcie_lane) in ci_parse_pplib_clock_info()
5469 pi->pcie_lane_powersaving.min = pl->pcie_lane; in ci_parse_pplib_clock_info()
5477 if (pi->pcie_lane_performance.max < pl->pcie_lane) in ci_parse_pplib_clock_info()
5478 pi->pcie_lane_performance.max = pl->pcie_lane; in ci_parse_pplib_clock_info()
[all …]