1 /* SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause) */ 2 /* 3 * Copyright (c) Qualcomm Technologies, Inc. and/or its subsidiaries. 4 */ 5 6 #ifndef _DT_BINDINGS_CLK_QCOM_GCC_SHIKRA_H 7 #define _DT_BINDINGS_CLK_QCOM_GCC_SHIKRA_H 8 9 /* GCC clocks */ 10 #define GPLL0 0 11 #define GPLL0_OUT_AUX2 1 12 #define GPLL1 2 13 #define GPLL10 3 14 #define GPLL11 4 15 #define GPLL12 5 16 #define GPLL12_OUT_AUX2 6 17 #define GPLL3 7 18 #define GPLL3_OUT_MAIN 8 19 #define GPLL4 9 20 #define GPLL5 10 21 #define GPLL6 11 22 #define GPLL6_OUT_MAIN 12 23 #define GPLL7 13 24 #define GPLL8 14 25 #define GPLL8_OUT_MAIN 15 26 #define GPLL9 16 27 #define GPLL9_OUT_MAIN 17 28 #define GCC_AHB2PHY_CSI_CLK 18 29 #define GCC_AHB2PHY_USB_CLK 19 30 #define GCC_BOOT_ROM_AHB_CLK 20 31 #define GCC_CAM_THROTTLE_NRT_CLK 21 32 #define GCC_CAM_THROTTLE_RT_CLK 22 33 #define GCC_CAMERA_AHB_CLK 23 34 #define GCC_CAMERA_XO_CLK 24 35 #define GCC_CAMSS_AXI_CLK 25 36 #define GCC_CAMSS_AXI_CLK_SRC 26 37 #define GCC_CAMSS_CAMNOC_ATB_CLK 27 38 #define GCC_CAMSS_CAMNOC_DRAGONLINK_ATB_CLK 28 39 #define GCC_CAMSS_CAMNOC_NTS_XO_CLK 29 40 #define GCC_CAMSS_CCI_0_CLK 30 41 #define GCC_CAMSS_CCI_CLK_SRC 31 42 #define GCC_CAMSS_CPHY_0_CLK 32 43 #define GCC_CAMSS_CPHY_1_CLK 33 44 #define GCC_CAMSS_CSI0PHYTIMER_CLK 34 45 #define GCC_CAMSS_CSI0PHYTIMER_CLK_SRC 35 46 #define GCC_CAMSS_CSI1PHYTIMER_CLK 36 47 #define GCC_CAMSS_CSI1PHYTIMER_CLK_SRC 37 48 #define GCC_CAMSS_MCLK0_CLK 38 49 #define GCC_CAMSS_MCLK0_CLK_SRC 39 50 #define GCC_CAMSS_MCLK1_CLK 40 51 #define GCC_CAMSS_MCLK1_CLK_SRC 41 52 #define GCC_CAMSS_MCLK2_CLK 42 53 #define GCC_CAMSS_MCLK2_CLK_SRC 43 54 #define GCC_CAMSS_MCLK3_CLK 44 55 #define GCC_CAMSS_MCLK3_CLK_SRC 45 56 #define GCC_CAMSS_NRT_AXI_CLK 46 57 #define GCC_CAMSS_OPE_AHB_CLK 47 58 #define GCC_CAMSS_OPE_AHB_CLK_SRC 48 59 #define GCC_CAMSS_OPE_CLK 49 60 #define GCC_CAMSS_OPE_CLK_SRC 50 61 #define GCC_CAMSS_RT_AXI_CLK 51 62 #define GCC_CAMSS_TFE_0_CLK 52 63 #define GCC_CAMSS_TFE_0_CLK_SRC 53 64 #define GCC_CAMSS_TFE_0_CPHY_RX_CLK 54 65 #define GCC_CAMSS_TFE_0_CSID_CLK 55 66 #define GCC_CAMSS_TFE_0_CSID_CLK_SRC 56 67 #define GCC_CAMSS_TFE_1_CLK 57 68 #define GCC_CAMSS_TFE_1_CLK_SRC 58 69 #define GCC_CAMSS_TFE_1_CPHY_RX_CLK 59 70 #define GCC_CAMSS_TFE_1_CSID_CLK 60 71 #define GCC_CAMSS_TFE_1_CSID_CLK_SRC 61 72 #define GCC_CAMSS_TFE_CPHY_RX_CLK_SRC 62 73 #define GCC_CAMSS_TOP_AHB_CLK 63 74 #define GCC_CAMSS_TOP_AHB_CLK_SRC 64 75 #define GCC_CFG_NOC_USB2_PRIM_AXI_CLK 65 76 #define GCC_CFG_NOC_USB3_PRIM_AXI_CLK 66 77 #define GCC_DDRSS_GPU_AXI_CLK 67 78 #define GCC_DDRSS_MEMNOC_PCIE_SF_CLK 68 79 #define GCC_DISP_AHB_CLK 69 80 #define GCC_DISP_GPLL0_CLK_SRC 70 81 #define GCC_DISP_GPLL0_DIV_CLK_SRC 71 82 #define GCC_DISP_HF_AXI_CLK 72 83 #define GCC_DISP_THROTTLE_CORE_CLK 73 84 #define GCC_DISP_XO_CLK 74 85 #define GCC_EMAC0_AHB_CLK 75 86 #define GCC_EMAC0_AXI_CLK 76 87 #define GCC_EMAC0_AXI_CLK_SRC 77 88 #define GCC_EMAC0_AXI_SYS_NOC_CLK 78 89 #define GCC_EMAC0_CC_SGMIIPHY_RX_CLK 79 90 #define GCC_EMAC0_CC_SGMIIPHY_RX_CLK_SRC 80 91 #define GCC_EMAC0_CC_SGMIIPHY_TX_CLK 81 92 #define GCC_EMAC0_CC_SGMIIPHY_TX_CLK_SRC 82 93 #define GCC_EMAC0_PHY_AUX_CLK 83 94 #define GCC_EMAC0_PHY_AUX_CLK_SRC 84 95 #define GCC_EMAC0_PTP_CLK 85 96 #define GCC_EMAC0_PTP_CLK_SRC 86 97 #define GCC_EMAC0_RGMII_CLK 87 98 #define GCC_EMAC0_RGMII_CLK_SRC 88 99 #define GCC_EMAC1_AHB_CLK 89 100 #define GCC_EMAC1_AXI_CLK 90 101 #define GCC_EMAC1_AXI_CLK_SRC 91 102 #define GCC_EMAC1_AXI_SYS_NOC_CLK 92 103 #define GCC_EMAC1_CC_SGMIIPHY_RX_CLK 93 104 #define GCC_EMAC1_CC_SGMIIPHY_RX_CLK_SRC 94 105 #define GCC_EMAC1_CC_SGMIIPHY_TX_CLK 95 106 #define GCC_EMAC1_CC_SGMIIPHY_TX_CLK_SRC 96 107 #define GCC_EMAC1_PHY_AUX_CLK 97 108 #define GCC_EMAC1_PHY_AUX_CLK_SRC 98 109 #define GCC_EMAC1_PTP_CLK 99 110 #define GCC_EMAC1_PTP_CLK_SRC 100 111 #define GCC_EMAC1_RGMII_CLK 101 112 #define GCC_EMAC1_RGMII_CLK_SRC 102 113 #define GCC_GP1_CLK 103 114 #define GCC_GP1_CLK_SRC 104 115 #define GCC_GP2_CLK 105 116 #define GCC_GP2_CLK_SRC 106 117 #define GCC_GP3_CLK 107 118 #define GCC_GP3_CLK_SRC 108 119 #define GCC_GPU_CFG_AHB_CLK 109 120 #define GCC_GPU_GPLL0_CLK_SRC 110 121 #define GCC_GPU_GPLL0_DIV_CLK_SRC 111 122 #define GCC_GPU_IREF_CLK 112 123 #define GCC_GPU_MEMNOC_GFX_CLK 113 124 #define GCC_GPU_SMMU_VOTE_CLK 114 125 #define GCC_GPU_SNOC_DVM_GFX_CLK 115 126 #define GCC_GPU_THROTTLE_CORE_CLK 116 127 #define GCC_LPASS_CONFIG_CLK 117 128 #define GCC_LPASS_CORE_AXIM_CLK 118 129 #define GCC_MMU_TCU_VOTE_CLK 119 130 #define GCC_PCIE_AUX_CLK 120 131 #define GCC_PCIE_AUX_CLK_SRC 121 132 #define GCC_PCIE_AUX_PHY_CLK_SRC 122 133 #define GCC_PCIE_CFG_AHB_CLK 123 134 #define GCC_PCIE_CLKREF_EN 124 135 #define GCC_PCIE_MSTR_AXI_CLK 125 136 #define GCC_PCIE_PIPE_CLK 126 137 #define GCC_PCIE_PIPE_CLK_SRC 127 138 #define GCC_PCIE_RCHNG_PHY_CLK 128 139 #define GCC_PCIE_RCHNG_PHY_CLK_SRC 129 140 #define GCC_PCIE_SLEEP_CLK 130 141 #define GCC_PCIE_SLV_AXI_CLK 131 142 #define GCC_PCIE_SLV_Q2A_AXI_CLK 132 143 #define GCC_PCIE_TBU_CLK 133 144 #define GCC_PCIE_THROTTLE_CORE_CLK 134 145 #define GCC_PCIE_THROTTLE_XO_CLK 135 146 #define GCC_PCIE_TILE_AXI_SYS_NOC_CLK 136 147 #define GCC_PDM2_CLK 137 148 #define GCC_PDM2_CLK_SRC 138 149 #define GCC_PDM_AHB_CLK 139 150 #define GCC_PDM_XO4_CLK 140 151 #define GCC_PWM0_XO512_CLK 141 152 #define GCC_QMIP_CAMERA_NRT_AHB_CLK 142 153 #define GCC_QMIP_CAMERA_RT_AHB_CLK 143 154 #define GCC_QMIP_DISP_AHB_CLK 144 155 #define GCC_QMIP_GPU_CFG_AHB_CLK 145 156 #define GCC_QMIP_PCIE_CFG_AHB_CLK 146 157 #define GCC_QMIP_VIDEO_VCODEC_AHB_CLK 147 158 #define GCC_QUPV3_WRAP0_CORE_2X_CLK 148 159 #define GCC_QUPV3_WRAP0_CORE_CLK 149 160 #define GCC_QUPV3_WRAP0_S0_CLK 150 161 #define GCC_QUPV3_WRAP0_S0_CLK_SRC 151 162 #define GCC_QUPV3_WRAP0_S1_CLK 152 163 #define GCC_QUPV3_WRAP0_S1_CLK_SRC 153 164 #define GCC_QUPV3_WRAP0_S2_CLK 154 165 #define GCC_QUPV3_WRAP0_S2_CLK_SRC 155 166 #define GCC_QUPV3_WRAP0_S3_CLK 156 167 #define GCC_QUPV3_WRAP0_S3_CLK_SRC 157 168 #define GCC_QUPV3_WRAP0_S4_CLK 158 169 #define GCC_QUPV3_WRAP0_S4_CLK_SRC 159 170 #define GCC_QUPV3_WRAP0_S5_CLK 160 171 #define GCC_QUPV3_WRAP0_S5_CLK_SRC 161 172 #define GCC_QUPV3_WRAP0_S6_CLK 162 173 #define GCC_QUPV3_WRAP0_S6_CLK_SRC 163 174 #define GCC_QUPV3_WRAP0_S7_CLK 164 175 #define GCC_QUPV3_WRAP0_S7_CLK_SRC 165 176 #define GCC_QUPV3_WRAP0_S8_CLK 166 177 #define GCC_QUPV3_WRAP0_S8_CLK_SRC 167 178 #define GCC_QUPV3_WRAP0_S9_CLK 168 179 #define GCC_QUPV3_WRAP0_S9_CLK_SRC 169 180 #define GCC_QUPV3_WRAP_0_M_AHB_CLK 170 181 #define GCC_QUPV3_WRAP_0_S_AHB_CLK 171 182 #define GCC_SDCC1_AHB_CLK 172 183 #define GCC_SDCC1_APPS_CLK 173 184 #define GCC_SDCC1_APPS_CLK_SRC 174 185 #define GCC_SDCC1_ICE_CORE_CLK 175 186 #define GCC_SDCC1_ICE_CORE_CLK_SRC 176 187 #define GCC_SDCC2_AHB_CLK 177 188 #define GCC_SDCC2_APPS_CLK 178 189 #define GCC_SDCC2_APPS_CLK_SRC 179 190 #define GCC_SYS_NOC_CPUSS_AHB_CLK 180 191 #define GCC_SYS_NOC_USB2_PRIM_AXI_CLK 181 192 #define GCC_SYS_NOC_USB3_PRIM_AXI_CLK 182 193 #define GCC_TSCSS_AHB_CLK 183 194 #define GCC_TSCSS_CLK_SRC 184 195 #define GCC_TSCSS_CNTR_CLK 185 196 #define GCC_TSCSS_ETU_CLK 186 197 #define GCC_UFS_CLKREF_EN 187 198 #define GCC_USB20_MASTER_CLK 188 199 #define GCC_USB20_MASTER_CLK_SRC 189 200 #define GCC_USB20_MOCK_UTMI_CLK 190 201 #define GCC_USB20_MOCK_UTMI_CLK_SRC 191 202 #define GCC_USB20_MOCK_UTMI_POSTDIV_CLK_SRC 192 203 #define GCC_USB20_SLEEP_CLK 193 204 #define GCC_USB30_PRIM_MASTER_CLK 194 205 #define GCC_USB30_PRIM_MASTER_CLK_SRC 195 206 #define GCC_USB30_PRIM_MOCK_UTMI_CLK 196 207 #define GCC_USB30_PRIM_MOCK_UTMI_CLK_SRC 197 208 #define GCC_USB30_PRIM_MOCK_UTMI_POSTDIV_CLK_SRC 198 209 #define GCC_USB30_PRIM_SLEEP_CLK 199 210 #define GCC_USB3_PRIM_CLKREF_EN 200 211 #define GCC_USB3_PRIM_PHY_AUX_CLK_SRC 201 212 #define GCC_USB3_PRIM_PHY_COM_AUX_CLK 202 213 #define GCC_USB3_PRIM_PHY_PIPE_CLK 203 214 #define GCC_USB3_PRIM_PHY_PIPE_CLK_SRC 204 215 #define GCC_VCODEC0_AXI_CLK 205 216 #define GCC_VENUS_AHB_CLK 206 217 #define GCC_VENUS_CTL_AXI_CLK 207 218 #define GCC_VIDEO_AHB_CLK 208 219 #define GCC_VIDEO_AXI0_CLK 209 220 #define GCC_VIDEO_THROTTLE_CORE_CLK 210 221 #define GCC_VIDEO_VCODEC0_SYS_CLK 211 222 #define GCC_VIDEO_VENUS_CLK_SRC 212 223 #define GCC_VIDEO_VENUS_CTL_CLK 213 224 #define GCC_VIDEO_XO_CLK 214 225 226 /* GCC power domains */ 227 #define GCC_CAMSS_TOP_GDSC 0 228 #define GCC_EMAC0_GDSC 1 229 #define GCC_EMAC1_GDSC 2 230 #define GCC_PCIE_GDSC 3 231 #define GCC_USB20_GDSC 4 232 #define GCC_USB30_PRIM_GDSC 5 233 #define GCC_VCODEC0_GDSC 6 234 #define GCC_VENUS_GDSC 7 235 236 /* GCC resets */ 237 #define GCC_CAMSS_OPE_BCR 0 238 #define GCC_CAMSS_TFE_BCR 1 239 #define GCC_CAMSS_TOP_BCR 2 240 #define GCC_EMAC0_BCR 3 241 #define GCC_EMAC1_BCR 4 242 #define GCC_GPU_BCR 5 243 #define GCC_MMSS_BCR 6 244 #define GCC_PCIE_BCR 7 245 #define GCC_PCIE_PHY_BCR 8 246 #define GCC_PDM_BCR 9 247 #define GCC_QUPV3_WRAPPER_0_BCR 10 248 #define GCC_QUSB2PHY_PRIM_BCR 11 249 #define GCC_QUSB2PHY_SEC_BCR 12 250 #define GCC_SDCC1_BCR 13 251 #define GCC_SDCC2_BCR 14 252 #define GCC_TSCSS_BCR 15 253 #define GCC_USB20_BCR 16 254 #define GCC_USB30_PRIM_BCR 17 255 #define GCC_USB3PHY_PHY_PRIM_SP0_BCR 18 256 #define GCC_USB3_DP_PHY_PRIM_BCR 19 257 #define GCC_USB3_PHY_PRIM_SP0_BCR 20 258 #define GCC_USB_PHY_CFG_AHB2PHY_BCR 21 259 #define GCC_VCODEC0_BCR 22 260 #define GCC_VENUS_BCR 23 261 #define GCC_VIDEO_INTERFACE_BCR 24 262 263 #endif 264