Searched refs:CLK_GOUT_FSYS0_PCIE_GEN3_4L_X4_MSTR_ACLK (Results 1 – 2 of 2) sorted by relevance
228 #define CLK_GOUT_FSYS0_PCIE_GEN3_4L_X4_MSTR_ACLK 32 macro
1370 GATE(CLK_GOUT_FSYS0_PCIE_GEN3_4L_X4_MSTR_ACLK,