Searched refs:CLK_GOUT_FSYS0_PCIE_GEN3_2L1_X1_DBI_ACLK (Results 1 – 2 of 2) sorted by relevance
212 #define CLK_GOUT_FSYS0_PCIE_GEN3_2L1_X1_DBI_ACLK 17 macro
1312 GATE(CLK_GOUT_FSYS0_PCIE_GEN3_2L1_X1_DBI_ACLK,