xref: /linux/drivers/accel/habanalabs/include/gaudi2/asic_reg/dcore0_tpc0_eml_etf_regs.h (revision 9a87ffc99ec8eb8d35eed7c4f816d75f5cc9662e)
1 /* SPDX-License-Identifier: GPL-2.0
2  *
3  * Copyright 2016-2020 HabanaLabs, Ltd.
4  * All Rights Reserved.
5  *
6  */
7 
8 /************************************
9  ** This is an auto-generated file **
10  **       DO NOT EDIT BELOW        **
11  ************************************/
12 
13 #ifndef ASIC_REG_DCORE0_TPC0_EML_ETF_REGS_H_
14 #define ASIC_REG_DCORE0_TPC0_EML_ETF_REGS_H_
15 
16 /*
17  *****************************************
18  *   DCORE0_TPC0_EML_ETF
19  *   (Prototype: ETF_1KB)
20  *****************************************
21  */
22 
23 #define mmDCORE0_TPC0_EML_ETF_RSZ 0x2004
24 
25 #define mmDCORE0_TPC0_EML_ETF_STS 0x200C
26 
27 #define mmDCORE0_TPC0_EML_ETF_RRD 0x2010
28 
29 #define mmDCORE0_TPC0_EML_ETF_RRP 0x2014
30 
31 #define mmDCORE0_TPC0_EML_ETF_RWP 0x2018
32 
33 #define mmDCORE0_TPC0_EML_ETF_TRG 0x201C
34 
35 #define mmDCORE0_TPC0_EML_ETF_CTL 0x2020
36 
37 #define mmDCORE0_TPC0_EML_ETF_RWD 0x2024
38 
39 #define mmDCORE0_TPC0_EML_ETF_MODE 0x2028
40 
41 #define mmDCORE0_TPC0_EML_ETF_LBUFLEVEL 0x202C
42 
43 #define mmDCORE0_TPC0_EML_ETF_CBUFLEVEL 0x2030
44 
45 #define mmDCORE0_TPC0_EML_ETF_BUFWM 0x2034
46 
47 #define mmDCORE0_TPC0_EML_ETF_FFSR 0x2300
48 
49 #define mmDCORE0_TPC0_EML_ETF_FFCR 0x2304
50 
51 #define mmDCORE0_TPC0_EML_ETF_PSCR 0x2308
52 
53 #define mmDCORE0_TPC0_EML_ETF_ITATBMDATA0 0x2ED0
54 
55 #define mmDCORE0_TPC0_EML_ETF_ITATBMCTR2 0x2ED4
56 
57 #define mmDCORE0_TPC0_EML_ETF_ITATBMCTR1 0x2ED8
58 
59 #define mmDCORE0_TPC0_EML_ETF_ITATBMCTR0 0x2EDC
60 
61 #define mmDCORE0_TPC0_EML_ETF_ITMISCOP0 0x2EE0
62 
63 #define mmDCORE0_TPC0_EML_ETF_ITTRFLIN 0x2EE8
64 
65 #define mmDCORE0_TPC0_EML_ETF_ITATBDATA0 0x2EEC
66 
67 #define mmDCORE0_TPC0_EML_ETF_ITATBCTR2 0x2EF0
68 
69 #define mmDCORE0_TPC0_EML_ETF_ITATBCTR1 0x2EF4
70 
71 #define mmDCORE0_TPC0_EML_ETF_ITATBCTR0 0x2EF8
72 
73 #define mmDCORE0_TPC0_EML_ETF_ITCTRL 0x2F00
74 
75 #define mmDCORE0_TPC0_EML_ETF_CLAIMSET 0x2FA0
76 
77 #define mmDCORE0_TPC0_EML_ETF_CLAIMCLR 0x2FA4
78 
79 #define mmDCORE0_TPC0_EML_ETF_LAR 0x2FB0
80 
81 #define mmDCORE0_TPC0_EML_ETF_LSR 0x2FB4
82 
83 #define mmDCORE0_TPC0_EML_ETF_AUTHSTATUS 0x2FB8
84 
85 #define mmDCORE0_TPC0_EML_ETF_DEVID 0x2FC8
86 
87 #define mmDCORE0_TPC0_EML_ETF_DEVTYPE 0x2FCC
88 
89 #define mmDCORE0_TPC0_EML_ETF_PERIPHID4 0x2FD0
90 
91 #define mmDCORE0_TPC0_EML_ETF_PERIPHID5 0x2FD4
92 
93 #define mmDCORE0_TPC0_EML_ETF_PERIPHID6 0x2FD8
94 
95 #define mmDCORE0_TPC0_EML_ETF_PERIPHID7 0x2FDC
96 
97 #define mmDCORE0_TPC0_EML_ETF_PERIPHID0 0x2FE0
98 
99 #define mmDCORE0_TPC0_EML_ETF_PERIPHID1 0x2FE4
100 
101 #define mmDCORE0_TPC0_EML_ETF_PERIPHID2 0x2FE8
102 
103 #define mmDCORE0_TPC0_EML_ETF_PERIPHID3 0x2FEC
104 
105 #define mmDCORE0_TPC0_EML_ETF_COMPID0 0x2FF0
106 
107 #define mmDCORE0_TPC0_EML_ETF_COMPID1 0x2FF4
108 
109 #define mmDCORE0_TPC0_EML_ETF_COMPID2 0x2FF8
110 
111 #define mmDCORE0_TPC0_EML_ETF_COMPID3 0x2FFC
112 
113 #endif /* ASIC_REG_DCORE0_TPC0_EML_ETF_REGS_H_ */
114