1 // SPDX-License-Identifier: GPL-2.0
2 /*
3 * PCIe RC driver for Synopsys DesignWare Core
4 *
5 * Copyright (C) 2015-2016 Synopsys, Inc. (www.synopsys.com)
6 *
7 * Authors: Joao Pinto <Joao.Pinto@synopsys.com>
8 */
9 #include <linux/clk.h>
10 #include <linux/delay.h>
11 #include <linux/gpio.h>
12 #include <linux/interrupt.h>
13 #include <linux/kernel.h>
14 #include <linux/init.h>
15 #include <linux/of.h>
16 #include <linux/pci.h>
17 #include <linux/platform_device.h>
18 #include <linux/resource.h>
19 #include <linux/types.h>
20
21 #include "pcie-designware.h"
22
23 struct dw_plat_pcie {
24 struct dw_pcie *pci;
25 enum dw_pcie_device_mode mode;
26 };
27
28 struct dw_plat_pcie_of_data {
29 enum dw_pcie_device_mode mode;
30 };
31
32 static const struct dw_pcie_host_ops dw_plat_pcie_host_ops = {
33 };
34
dw_plat_pcie_ep_init(struct dw_pcie_ep * ep)35 static void dw_plat_pcie_ep_init(struct dw_pcie_ep *ep)
36 {
37 struct dw_pcie *pci = to_dw_pcie_from_ep(ep);
38 enum pci_barno bar;
39
40 for (bar = 0; bar < PCI_STD_NUM_BARS; bar++)
41 dw_pcie_ep_reset_bar(pci, bar);
42 }
43
dw_plat_pcie_ep_raise_irq(struct dw_pcie_ep * ep,u8 func_no,unsigned int type,u16 interrupt_num)44 static int dw_plat_pcie_ep_raise_irq(struct dw_pcie_ep *ep, u8 func_no,
45 unsigned int type, u16 interrupt_num)
46 {
47 struct dw_pcie *pci = to_dw_pcie_from_ep(ep);
48
49 switch (type) {
50 case PCI_IRQ_INTX:
51 return dw_pcie_ep_raise_intx_irq(ep, func_no);
52 case PCI_IRQ_MSI:
53 return dw_pcie_ep_raise_msi_irq(ep, func_no, interrupt_num);
54 case PCI_IRQ_MSIX:
55 return dw_pcie_ep_raise_msix_irq(ep, func_no, interrupt_num);
56 default:
57 dev_err(pci->dev, "UNKNOWN IRQ type\n");
58 }
59
60 return 0;
61 }
62
63 static const struct pci_epc_features dw_plat_pcie_epc_features = {
64 .msi_capable = true,
65 .msix_capable = true,
66 };
67
68 static const struct pci_epc_features*
dw_plat_pcie_get_features(struct dw_pcie_ep * ep)69 dw_plat_pcie_get_features(struct dw_pcie_ep *ep)
70 {
71 return &dw_plat_pcie_epc_features;
72 }
73
74 static const struct dw_pcie_ep_ops pcie_ep_ops = {
75 .init = dw_plat_pcie_ep_init,
76 .raise_irq = dw_plat_pcie_ep_raise_irq,
77 .get_features = dw_plat_pcie_get_features,
78 };
79
dw_plat_add_pcie_port(struct dw_plat_pcie * dw_plat_pcie,struct platform_device * pdev)80 static int dw_plat_add_pcie_port(struct dw_plat_pcie *dw_plat_pcie,
81 struct platform_device *pdev)
82 {
83 struct dw_pcie *pci = dw_plat_pcie->pci;
84 struct dw_pcie_rp *pp = &pci->pp;
85 struct device *dev = &pdev->dev;
86 int ret;
87
88 pp->irq = platform_get_irq(pdev, 1);
89 if (pp->irq < 0)
90 return pp->irq;
91
92 pp->num_vectors = MAX_MSI_IRQS;
93 pp->ops = &dw_plat_pcie_host_ops;
94
95 ret = dw_pcie_host_init(pp);
96 if (ret) {
97 dev_err(dev, "Failed to initialize host\n");
98 return ret;
99 }
100
101 return 0;
102 }
103
dw_plat_pcie_probe(struct platform_device * pdev)104 static int dw_plat_pcie_probe(struct platform_device *pdev)
105 {
106 struct device *dev = &pdev->dev;
107 struct dw_plat_pcie *dw_plat_pcie;
108 struct dw_pcie *pci;
109 int ret;
110 const struct dw_plat_pcie_of_data *data;
111 enum dw_pcie_device_mode mode;
112
113 data = of_device_get_match_data(dev);
114 if (!data)
115 return -EINVAL;
116
117 mode = (enum dw_pcie_device_mode)data->mode;
118
119 dw_plat_pcie = devm_kzalloc(dev, sizeof(*dw_plat_pcie), GFP_KERNEL);
120 if (!dw_plat_pcie)
121 return -ENOMEM;
122
123 pci = devm_kzalloc(dev, sizeof(*pci), GFP_KERNEL);
124 if (!pci)
125 return -ENOMEM;
126
127 pci->dev = dev;
128
129 dw_plat_pcie->pci = pci;
130 dw_plat_pcie->mode = mode;
131
132 platform_set_drvdata(pdev, dw_plat_pcie);
133
134 switch (dw_plat_pcie->mode) {
135 case DW_PCIE_RC_TYPE:
136 if (!IS_ENABLED(CONFIG_PCIE_DW_PLAT_HOST))
137 return -ENODEV;
138
139 ret = dw_plat_add_pcie_port(dw_plat_pcie, pdev);
140 break;
141 case DW_PCIE_EP_TYPE:
142 if (!IS_ENABLED(CONFIG_PCIE_DW_PLAT_EP))
143 return -ENODEV;
144
145 pci->ep.ops = &pcie_ep_ops;
146 ret = dw_pcie_ep_init(&pci->ep);
147 if (ret)
148 return ret;
149
150 ret = dw_pcie_ep_init_registers(&pci->ep);
151 if (ret) {
152 dev_err(dev, "Failed to initialize DWC endpoint registers\n");
153 dw_pcie_ep_deinit(&pci->ep);
154 }
155
156 pci_epc_init_notify(pci->ep.epc);
157
158 break;
159 default:
160 dev_err(dev, "INVALID device type %d\n", dw_plat_pcie->mode);
161 ret = -EINVAL;
162 break;
163 }
164
165 return ret;
166 }
167
168 static const struct dw_plat_pcie_of_data dw_plat_pcie_rc_of_data = {
169 .mode = DW_PCIE_RC_TYPE,
170 };
171
172 static const struct dw_plat_pcie_of_data dw_plat_pcie_ep_of_data = {
173 .mode = DW_PCIE_EP_TYPE,
174 };
175
176 static const struct of_device_id dw_plat_pcie_of_match[] = {
177 {
178 .compatible = "snps,dw-pcie",
179 .data = &dw_plat_pcie_rc_of_data,
180 },
181 {
182 .compatible = "snps,dw-pcie-ep",
183 .data = &dw_plat_pcie_ep_of_data,
184 },
185 {},
186 };
187
188 static struct platform_driver dw_plat_pcie_driver = {
189 .driver = {
190 .name = "dw-pcie",
191 .of_match_table = dw_plat_pcie_of_match,
192 .suppress_bind_attrs = true,
193 },
194 .probe = dw_plat_pcie_probe,
195 };
196 builtin_platform_driver(dw_plat_pcie_driver);
197