1 /* SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause) */ 2 /* 3 * Copyright (c) 2024 Samsung Electronics Co., Ltd. 4 * Author: Sunyeal Hong <sunyeal.hong@samsung.com> 5 * 6 * Device Tree binding constants for ExynosAuto v920 clock controller. 7 */ 8 9 #ifndef _DT_BINDINGS_CLOCK_EXYNOSAUTOV920_H 10 #define _DT_BINDINGS_CLOCK_EXYNOSAUTOV920_H 11 12 /* CMU_TOP */ 13 #define FOUT_SHARED0_PLL 1 14 #define FOUT_SHARED1_PLL 2 15 #define FOUT_SHARED2_PLL 3 16 #define FOUT_SHARED3_PLL 4 17 #define FOUT_SHARED4_PLL 5 18 #define FOUT_SHARED5_PLL 6 19 #define FOUT_MMC_PLL 7 20 21 /* MUX in CMU_TOP */ 22 #define MOUT_SHARED0_PLL 8 23 #define MOUT_SHARED1_PLL 9 24 #define MOUT_SHARED2_PLL 10 25 #define MOUT_SHARED3_PLL 11 26 #define MOUT_SHARED4_PLL 12 27 #define MOUT_SHARED5_PLL 13 28 #define MOUT_MMC_PLL 14 29 #define MOUT_CLKCMU_CMU_BOOST 15 30 #define MOUT_CLKCMU_CMU_CMUREF 16 31 #define MOUT_CLKCMU_ACC_NOC 17 32 #define MOUT_CLKCMU_ACC_ORB 18 33 #define MOUT_CLKCMU_APM_NOC 19 34 #define MOUT_CLKCMU_AUD_CPU 20 35 #define MOUT_CLKCMU_AUD_NOC 21 36 #define MOUT_CLKCMU_CPUCL0_SWITCH 22 37 #define MOUT_CLKCMU_CPUCL0_CLUSTER 23 38 #define MOUT_CLKCMU_CPUCL0_DBG 24 39 #define MOUT_CLKCMU_CPUCL1_SWITCH 25 40 #define MOUT_CLKCMU_CPUCL1_CLUSTER 26 41 #define MOUT_CLKCMU_CPUCL2_SWITCH 27 42 #define MOUT_CLKCMU_CPUCL2_CLUSTER 28 43 #define MOUT_CLKCMU_DNC_NOC 29 44 #define MOUT_CLKCMU_DPTX_NOC 30 45 #define MOUT_CLKCMU_DPTX_DPGTC 31 46 #define MOUT_CLKCMU_DPTX_DPOSC 32 47 #define MOUT_CLKCMU_DPUB_NOC 33 48 #define MOUT_CLKCMU_DPUB_DSIM 34 49 #define MOUT_CLKCMU_DPUF0_NOC 35 50 #define MOUT_CLKCMU_DPUF1_NOC 36 51 #define MOUT_CLKCMU_DPUF2_NOC 37 52 #define MOUT_CLKCMU_DSP_NOC 38 53 #define MOUT_CLKCMU_G3D_SWITCH 39 54 #define MOUT_CLKCMU_G3D_NOCP 40 55 #define MOUT_CLKCMU_GNPU_NOC 41 56 #define MOUT_CLKCMU_HSI0_NOC 42 57 #define MOUT_CLKCMU_HSI1_NOC 43 58 #define MOUT_CLKCMU_HSI1_USBDRD 44 59 #define MOUT_CLKCMU_HSI1_MMC_CARD 45 60 #define MOUT_CLKCMU_HSI2_NOC 46 61 #define MOUT_CLKCMU_HSI2_NOC_UFS 47 62 #define MOUT_CLKCMU_HSI2_UFS_EMBD 48 63 #define MOUT_CLKCMU_HSI2_ETHERNET 49 64 #define MOUT_CLKCMU_ISP_NOC 50 65 #define MOUT_CLKCMU_M2M_NOC 51 66 #define MOUT_CLKCMU_M2M_JPEG 52 67 #define MOUT_CLKCMU_MFC_MFC 53 68 #define MOUT_CLKCMU_MFC_WFD 54 69 #define MOUT_CLKCMU_MFD_NOC 55 70 #define MOUT_CLKCMU_MIF_SWITCH 56 71 #define MOUT_CLKCMU_MIF_NOCP 57 72 #define MOUT_CLKCMU_MISC_NOC 58 73 #define MOUT_CLKCMU_NOCL0_NOC 59 74 #define MOUT_CLKCMU_NOCL1_NOC 60 75 #define MOUT_CLKCMU_NOCL2_NOC 61 76 #define MOUT_CLKCMU_PERIC0_NOC 62 77 #define MOUT_CLKCMU_PERIC0_IP 63 78 #define MOUT_CLKCMU_PERIC1_NOC 64 79 #define MOUT_CLKCMU_PERIC1_IP 65 80 #define MOUT_CLKCMU_SDMA_NOC 66 81 #define MOUT_CLKCMU_SNW_NOC 67 82 #define MOUT_CLKCMU_SSP_NOC 68 83 #define MOUT_CLKCMU_TAA_NOC 69 84 85 /* DIV in CMU_TOP */ 86 #define DOUT_SHARED0_DIV1 70 87 #define DOUT_SHARED0_DIV2 71 88 #define DOUT_SHARED0_DIV3 72 89 #define DOUT_SHARED0_DIV4 73 90 #define DOUT_SHARED1_DIV1 74 91 #define DOUT_SHARED1_DIV2 75 92 #define DOUT_SHARED1_DIV3 76 93 #define DOUT_SHARED1_DIV4 77 94 #define DOUT_SHARED2_DIV1 78 95 #define DOUT_SHARED2_DIV2 79 96 #define DOUT_SHARED2_DIV3 80 97 #define DOUT_SHARED2_DIV4 81 98 #define DOUT_SHARED3_DIV1 82 99 #define DOUT_SHARED3_DIV2 83 100 #define DOUT_SHARED3_DIV3 84 101 #define DOUT_SHARED3_DIV4 85 102 #define DOUT_SHARED4_DIV1 86 103 #define DOUT_SHARED4_DIV2 87 104 #define DOUT_SHARED4_DIV3 88 105 #define DOUT_SHARED4_DIV4 89 106 #define DOUT_SHARED5_DIV1 90 107 #define DOUT_SHARED5_DIV2 91 108 #define DOUT_SHARED5_DIV3 92 109 #define DOUT_SHARED5_DIV4 93 110 #define DOUT_CLKCMU_CMU_BOOST 94 111 #define DOUT_CLKCMU_ACC_NOC 95 112 #define DOUT_CLKCMU_ACC_ORB 96 113 #define DOUT_CLKCMU_APM_NOC 97 114 #define DOUT_CLKCMU_AUD_CPU 98 115 #define DOUT_CLKCMU_AUD_NOC 99 116 #define DOUT_CLKCMU_CPUCL0_SWITCH 100 117 #define DOUT_CLKCMU_CPUCL0_CLUSTER 101 118 #define DOUT_CLKCMU_CPUCL0_DBG 102 119 #define DOUT_CLKCMU_CPUCL1_SWITCH 103 120 #define DOUT_CLKCMU_CPUCL1_CLUSTER 104 121 #define DOUT_CLKCMU_CPUCL2_SWITCH 105 122 #define DOUT_CLKCMU_CPUCL2_CLUSTER 106 123 #define DOUT_CLKCMU_DNC_NOC 107 124 #define DOUT_CLKCMU_DPTX_NOC 108 125 #define DOUT_CLKCMU_DPTX_DPGTC 109 126 #define DOUT_CLKCMU_DPTX_DPOSC 110 127 #define DOUT_CLKCMU_DPUB_NOC 111 128 #define DOUT_CLKCMU_DPUB_DSIM 112 129 #define DOUT_CLKCMU_DPUF0_NOC 113 130 #define DOUT_CLKCMU_DPUF1_NOC 114 131 #define DOUT_CLKCMU_DPUF2_NOC 115 132 #define DOUT_CLKCMU_DSP_NOC 116 133 #define DOUT_CLKCMU_G3D_SWITCH 117 134 #define DOUT_CLKCMU_G3D_NOCP 118 135 #define DOUT_CLKCMU_GNPU_NOC 119 136 #define DOUT_CLKCMU_HSI0_NOC 120 137 #define DOUT_CLKCMU_HSI1_NOC 121 138 #define DOUT_CLKCMU_HSI1_USBDRD 122 139 #define DOUT_CLKCMU_HSI1_MMC_CARD 123 140 #define DOUT_CLKCMU_HSI2_NOC 124 141 #define DOUT_CLKCMU_HSI2_NOC_UFS 125 142 #define DOUT_CLKCMU_HSI2_UFS_EMBD 126 143 #define DOUT_CLKCMU_HSI2_ETHERNET 127 144 #define DOUT_CLKCMU_ISP_NOC 128 145 #define DOUT_CLKCMU_M2M_NOC 129 146 #define DOUT_CLKCMU_M2M_JPEG 130 147 #define DOUT_CLKCMU_MFC_MFC 131 148 #define DOUT_CLKCMU_MFC_WFD 132 149 #define DOUT_CLKCMU_MFD_NOC 133 150 #define DOUT_CLKCMU_MIF_NOCP 134 151 #define DOUT_CLKCMU_MISC_NOC 135 152 #define DOUT_CLKCMU_NOCL0_NOC 136 153 #define DOUT_CLKCMU_NOCL1_NOC 137 154 #define DOUT_CLKCMU_NOCL2_NOC 138 155 #define DOUT_CLKCMU_PERIC0_NOC 139 156 #define DOUT_CLKCMU_PERIC0_IP 140 157 #define DOUT_CLKCMU_PERIC1_NOC 141 158 #define DOUT_CLKCMU_PERIC1_IP 142 159 #define DOUT_CLKCMU_SDMA_NOC 143 160 #define DOUT_CLKCMU_SNW_NOC 144 161 #define DOUT_CLKCMU_SSP_NOC 145 162 #define DOUT_CLKCMU_TAA_NOC 146 163 #define DOUT_TCXO_DIV2 147 164 165 /* CMU_CPUCL0 */ 166 #define CLK_FOUT_CPUCL0_PLL 1 167 168 #define CLK_MOUT_PLL_CPUCL0 2 169 #define CLK_MOUT_CPUCL0_CLUSTER_USER 3 170 #define CLK_MOUT_CPUCL0_DBG_USER 4 171 #define CLK_MOUT_CPUCL0_SWITCH_USER 5 172 #define CLK_MOUT_CPUCL0_CLUSTER 6 173 #define CLK_MOUT_CPUCL0_CORE 7 174 175 #define CLK_DOUT_CLUSTER0_ACLK 8 176 #define CLK_DOUT_CLUSTER0_ATCLK 9 177 #define CLK_DOUT_CLUSTER0_MPCLK 10 178 #define CLK_DOUT_CLUSTER0_PCLK 11 179 #define CLK_DOUT_CLUSTER0_PERIPHCLK 12 180 #define CLK_DOUT_CPUCL0_DBG_NOC 13 181 #define CLK_DOUT_CPUCL0_DBG_PCLKDBG 14 182 #define CLK_DOUT_CPUCL0_NOCP 15 183 184 /* CMU_CPUCL1 */ 185 #define CLK_FOUT_CPUCL1_PLL 1 186 187 #define CLK_MOUT_PLL_CPUCL1 2 188 #define CLK_MOUT_CPUCL1_CLUSTER_USER 3 189 #define CLK_MOUT_CPUCL1_SWITCH_USER 4 190 #define CLK_MOUT_CPUCL1_CLUSTER 5 191 #define CLK_MOUT_CPUCL1_CORE 6 192 193 #define CLK_DOUT_CLUSTER1_ACLK 7 194 #define CLK_DOUT_CLUSTER1_ATCLK 8 195 #define CLK_DOUT_CLUSTER1_MPCLK 9 196 #define CLK_DOUT_CLUSTER1_PCLK 10 197 #define CLK_DOUT_CLUSTER1_PERIPHCLK 11 198 #define CLK_DOUT_CPUCL1_NOCP 12 199 200 /* CMU_CPUCL2 */ 201 #define CLK_FOUT_CPUCL2_PLL 1 202 203 #define CLK_MOUT_PLL_CPUCL2 2 204 #define CLK_MOUT_CPUCL2_CLUSTER_USER 3 205 #define CLK_MOUT_CPUCL2_SWITCH_USER 4 206 #define CLK_MOUT_CPUCL2_CLUSTER 5 207 #define CLK_MOUT_CPUCL2_CORE 6 208 209 #define CLK_DOUT_CLUSTER2_ACLK 7 210 #define CLK_DOUT_CLUSTER2_ATCLK 8 211 #define CLK_DOUT_CLUSTER2_MPCLK 9 212 #define CLK_DOUT_CLUSTER2_PCLK 10 213 #define CLK_DOUT_CLUSTER2_PERIPHCLK 11 214 #define CLK_DOUT_CPUCL2_NOCP 12 215 216 /* CMU_PERIC0 */ 217 #define CLK_MOUT_PERIC0_IP_USER 1 218 #define CLK_MOUT_PERIC0_NOC_USER 2 219 #define CLK_MOUT_PERIC0_USI00_USI 3 220 #define CLK_MOUT_PERIC0_USI01_USI 4 221 #define CLK_MOUT_PERIC0_USI02_USI 5 222 #define CLK_MOUT_PERIC0_USI03_USI 6 223 #define CLK_MOUT_PERIC0_USI04_USI 7 224 #define CLK_MOUT_PERIC0_USI05_USI 8 225 #define CLK_MOUT_PERIC0_USI06_USI 9 226 #define CLK_MOUT_PERIC0_USI07_USI 10 227 #define CLK_MOUT_PERIC0_USI08_USI 11 228 #define CLK_MOUT_PERIC0_USI_I2C 12 229 #define CLK_MOUT_PERIC0_I3C 13 230 231 #define CLK_DOUT_PERIC0_USI00_USI 14 232 #define CLK_DOUT_PERIC0_USI01_USI 15 233 #define CLK_DOUT_PERIC0_USI02_USI 16 234 #define CLK_DOUT_PERIC0_USI03_USI 17 235 #define CLK_DOUT_PERIC0_USI04_USI 18 236 #define CLK_DOUT_PERIC0_USI05_USI 19 237 #define CLK_DOUT_PERIC0_USI06_USI 20 238 #define CLK_DOUT_PERIC0_USI07_USI 21 239 #define CLK_DOUT_PERIC0_USI08_USI 22 240 #define CLK_DOUT_PERIC0_USI_I2C 23 241 #define CLK_DOUT_PERIC0_I3C 24 242 243 /* CMU_PERIC1 */ 244 #define CLK_MOUT_PERIC1_IP_USER 1 245 #define CLK_MOUT_PERIC1_NOC_USER 2 246 #define CLK_MOUT_PERIC1_USI09_USI 3 247 #define CLK_MOUT_PERIC1_USI10_USI 4 248 #define CLK_MOUT_PERIC1_USI11_USI 5 249 #define CLK_MOUT_PERIC1_USI12_USI 6 250 #define CLK_MOUT_PERIC1_USI13_USI 7 251 #define CLK_MOUT_PERIC1_USI14_USI 8 252 #define CLK_MOUT_PERIC1_USI15_USI 9 253 #define CLK_MOUT_PERIC1_USI16_USI 10 254 #define CLK_MOUT_PERIC1_USI17_USI 11 255 #define CLK_MOUT_PERIC1_USI_I2C 12 256 #define CLK_MOUT_PERIC1_I3C 13 257 258 #define CLK_DOUT_PERIC1_USI09_USI 14 259 #define CLK_DOUT_PERIC1_USI10_USI 15 260 #define CLK_DOUT_PERIC1_USI11_USI 16 261 #define CLK_DOUT_PERIC1_USI12_USI 17 262 #define CLK_DOUT_PERIC1_USI13_USI 18 263 #define CLK_DOUT_PERIC1_USI14_USI 19 264 #define CLK_DOUT_PERIC1_USI15_USI 20 265 #define CLK_DOUT_PERIC1_USI16_USI 21 266 #define CLK_DOUT_PERIC1_USI17_USI 22 267 #define CLK_DOUT_PERIC1_USI_I2C 23 268 #define CLK_DOUT_PERIC1_I3C 24 269 270 /* CMU_MISC */ 271 #define CLK_MOUT_MISC_NOC_USER 1 272 #define CLK_MOUT_MISC_GIC 2 273 274 #define CLK_DOUT_MISC_OTP 3 275 #define CLK_DOUT_MISC_NOCP 4 276 #define CLK_DOUT_MISC_OSC_DIV2 5 277 278 /* CMU_HSI0 */ 279 #define CLK_MOUT_HSI0_NOC_USER 1 280 281 #define CLK_DOUT_HSI0_PCIE_APB 2 282 283 /* CMU_HSI1 */ 284 #define CLK_MOUT_HSI1_MMC_CARD_USER 1 285 #define CLK_MOUT_HSI1_NOC_USER 2 286 #define CLK_MOUT_HSI1_USBDRD_USER 3 287 #define CLK_MOUT_HSI1_USBDRD 4 288 289 #endif /* _DT_BINDINGS_CLOCK_EXYNOSAUTOV920_H */ 290