Lines Matching refs:data_src
109 union perf_mem_data_src *data_src);
377 u64 spe_events_id, u64 data_src)
390 sample.data_src = data_src;
416 u64 spe_events_id, u64 data_src)
437 sample.data_src = data_src;
477 union perf_mem_data_src *data_src)
492 data_src->mem_lvl = PERF_MEM_LVL_NA;
493 data_src->mem_lvl_num = PERF_MEM_LVLNUM_NA;
494 data_src->mem_snoop = PERF_MEM_SNOOP_NA;
500 data_src->mem_lvl = PERF_MEM_LVL_L1 | PERF_MEM_LVL_HIT;
501 data_src->mem_lvl_num = PERF_MEM_LVLNUM_L1;
502 data_src->mem_snoop = PERF_MEM_SNOOP_NONE;
505 data_src->mem_lvl = PERF_MEM_LVL_L2 | PERF_MEM_LVL_HIT;
506 data_src->mem_lvl_num = PERF_MEM_LVLNUM_L2;
507 data_src->mem_snoop = PERF_MEM_SNOOP_NONE;
510 data_src->mem_lvl = PERF_MEM_LVL_L2 | PERF_MEM_LVL_HIT;
511 data_src->mem_lvl_num = PERF_MEM_LVLNUM_L2;
512 data_src->mem_snoopx = PERF_MEM_SNOOPX_PEER;
520 data_src->mem_lvl = PERF_MEM_LVL_L3 | PERF_MEM_LVL_HIT;
521 data_src->mem_lvl_num = PERF_MEM_LVLNUM_L3;
522 data_src->mem_snoopx = PERF_MEM_SNOOPX_PEER;
528 data_src->mem_lvl = PERF_MEM_LVL_L3 | PERF_MEM_LVL_HIT;
529 data_src->mem_lvl_num = PERF_MEM_LVLNUM_L3;
530 data_src->mem_snoop = PERF_MEM_SNOOP_HIT;
537 data_src->mem_lvl = PERF_MEM_LVL_REM_CCE1;
538 data_src->mem_lvl_num = PERF_MEM_LVLNUM_ANY_CACHE;
539 data_src->mem_remote = PERF_MEM_REMOTE_REMOTE;
540 data_src->mem_snoopx = PERF_MEM_SNOOPX_PEER;
543 data_src->mem_lvl = PERF_MEM_LVL_LOC_RAM | PERF_MEM_LVL_HIT;
544 data_src->mem_lvl_num = PERF_MEM_LVLNUM_RAM;
545 data_src->mem_snoop = PERF_MEM_SNOOP_NONE;
557 union perf_mem_data_src *data_src)
587 arm_spe__synth_data_source_common(&common_record, data_src);
596 union perf_mem_data_src *data_src)
599 data_src->mem_lvl = PERF_MEM_LVL_L3;
602 data_src->mem_lvl |= PERF_MEM_LVL_MISS;
604 data_src->mem_lvl |= PERF_MEM_LVL_HIT;
606 data_src->mem_lvl = PERF_MEM_LVL_L1;
609 data_src->mem_lvl |= PERF_MEM_LVL_MISS;
611 data_src->mem_lvl |= PERF_MEM_LVL_HIT;
615 data_src->mem_lvl |= PERF_MEM_LVL_REM_CCE1;
620 union perf_mem_data_src *data_src)
659 data_source_handles[i].ds_synth(record, data_src);
670 union perf_mem_data_src data_src = { .mem_op = PERF_MEM_OP_NA };
673 data_src.mem_op = PERF_MEM_OP_LOAD;
675 data_src.mem_op = PERF_MEM_OP_STORE;
679 if (!arm_spe__synth_ds(speq, record, &data_src))
680 arm_spe__synth_memory_level(record, &data_src);
683 data_src.mem_dtlb = PERF_MEM_TLB_WK;
686 data_src.mem_dtlb |= PERF_MEM_TLB_MISS;
688 data_src.mem_dtlb |= PERF_MEM_TLB_HIT;
691 return data_src.val;
698 u64 data_src;
702 data_src = arm_spe__synth_data_source(speq, record);
707 data_src);
714 data_src);
723 data_src);
730 data_src);
739 data_src);
746 data_src);
761 data_src);
767 * When data_src is zero it means the record is not a memory operation,
770 if (spe->sample_memory && data_src) {
771 err = arm_spe__synth_mem_sample(speq, spe->memory_id, data_src);
777 err = arm_spe__synth_instruction_sample(speq, spe->instructions_id, data_src);