Lines Matching +full:12 +full:bit
12 /* reg bit enum */
26 #define RESERVED_MASK_SFT BIT(31)
28 #define AHB_IDLE_EN_INT_MASK_SFT BIT(30)
30 #define AHB_IDLE_EN_EXT_MASK_SFT BIT(29)
32 #define PDN_NLE_MASK_SFT BIT(28)
34 #define PDN_TML_MASK_SFT BIT(27)
36 #define PDN_DAC_PREDIS_MASK_SFT BIT(26)
38 #define PDN_DAC_MASK_SFT BIT(25)
40 #define PDN_ADC_MASK_SFT BIT(24)
42 #define PDN_TDM_CK_MASK_SFT BIT(20)
44 #define PDN_APLL_TUNER_MASK_SFT BIT(19)
46 #define PDN_APLL2_TUNER_MASK_SFT BIT(18)
48 #define APB3_SEL_MASK_SFT BIT(14)
50 #define APB_R2T_MASK_SFT BIT(13)
51 #define APB_W2T_SFT 12
52 #define APB_W2T_MASK_SFT BIT(12)
54 #define PDN_24M_MASK_SFT BIT(9)
56 #define PDN_22M_MASK_SFT BIT(8)
58 #define PDN_AFE_MASK_SFT BIT(2)
62 #define PDN_3RD_DAC_HIRES_MASK_SFT BIT(31)
64 #define PDN_3RD_DAC_TML_MASK_SFT BIT(30)
66 #define PDN_3RD_DAC_PREDIS_MASK_SFT BIT(29)
68 #define PDN_3RD_DAC_MASK_SFT BIT(28)
70 #define I2S_SOFT_RST5_MASK_SFT BIT(22)
72 #define PDN_ADDA6_ADC_HIRES_MASK_SFT BIT(21)
74 #define PDN_ADDA6_ADC_MASK_SFT BIT(20)
76 #define PDN_ADC_HIRES_TML_MASK_SFT BIT(17)
78 #define PDN_ADC_HIRES_MASK_SFT BIT(16)
80 #define PDN_DAC_HIRES_MASK_SFT BIT(15)
82 #define PDN_GENERAL2_ASRC_MASK_SFT BIT(14)
84 #define PDN_GENERAL1_ASRC_MASK_SFT BIT(13)
85 #define PDN_CONNSYS_I2S_ASRC_SFT 12
86 #define PDN_CONNSYS_I2S_ASRC_MASK_SFT BIT(12)
88 #define I2S4_BCLK_SW_CG_MASK_SFT BIT(7)
90 #define I2S3_BCLK_SW_CG_MASK_SFT BIT(6)
92 #define I2S2_BCLK_SW_CG_MASK_SFT BIT(5)
94 #define I2S1_BCLK_SW_CG_MASK_SFT BIT(4)
96 #define I2S_SOFT_RST2_MASK_SFT BIT(2)
98 #define I2S_SOFT_RST_MASK_SFT BIT(1)
102 #define BUSY_MASK_SFT BIT(31)
104 #define OS_DISABLE_MASK_SFT BIT(30)
106 #define CG_DISABLE_MASK_SFT BIT(29)
108 #define CLEAR_FLAG_MASK_SFT BIT(0)
112 #define VUL12_ON_MASK_SFT BIT(31)
114 #define MOD_DAI_ON_MASK_SFT BIT(30)
116 #define DAI_ON_MASK_SFT BIT(29)
118 #define DAI2_ON_MASK_SFT BIT(28)
120 #define VUL6_ON_MASK_SFT BIT(23)
122 #define VUL5_ON_MASK_SFT BIT(22)
124 #define VUL4_ON_MASK_SFT BIT(21)
126 #define VUL3_ON_MASK_SFT BIT(20)
128 #define VUL2_ON_MASK_SFT BIT(19)
130 #define VUL_ON_MASK_SFT BIT(18)
132 #define AWB2_ON_MASK_SFT BIT(17)
134 #define AWB_ON_MASK_SFT BIT(16)
136 #define DL12_ON_MASK_SFT BIT(15)
138 #define DL8_ON_MASK_SFT BIT(11)
140 #define DL7_ON_MASK_SFT BIT(10)
142 #define DL6_ON_MASK_SFT BIT(9)
144 #define DL5_ON_MASK_SFT BIT(8)
146 #define DL4_ON_MASK_SFT BIT(7)
148 #define DL3_ON_MASK_SFT BIT(6)
150 #define DL2_ON_MASK_SFT BIT(5)
152 #define DL1_ON_MASK_SFT BIT(4)
154 #define AUDIO_AFE_ON_MASK_SFT BIT(0)
158 #define AFE_ON_RETM_MASK_SFT BIT(0)
162 #define BCK_NEG_EG_LATCH_MASK_SFT BIT(30)
164 #define BCK_INV_MASK_SFT BIT(29)
166 #define I2SIN_PAD_SEL_MASK_SFT BIT(28)
168 #define I2S_LOOPBACK_MASK_SFT BIT(20)
170 #define I2S_ONOFF_NOT_RESET_CK_ENABLE_MASK_SFT BIT(17)
171 #define I2S1_HD_EN_SFT 12
172 #define I2S1_HD_EN_MASK_SFT BIT(12)
176 #define INV_PAD_CTRL_MASK_SFT BIT(7)
178 #define I2S_BYPSRC_MASK_SFT BIT(6)
180 #define INV_LRCK_MASK_SFT BIT(5)
182 #define I2S_FMT_MASK_SFT BIT(3)
184 #define I2S_SRC_MASK_SFT BIT(2)
186 #define I2S_WLEN_MASK_SFT BIT(1)
188 #define I2S_EN_MASK_SFT BIT(0)
192 #define I2S2_LR_SWAP_MASK_SFT BIT(31)
194 #define I2S2_SEL_O19_O20_MASK_SFT BIT(18)
196 #define I2S_ONOFF_NOT_RESET_CK_ENABLE_MASK_SFT BIT(17)
198 #define I2S2_SEL_O03_O04_MASK_SFT BIT(16)
199 #define I2S2_HD_EN_SFT 12
200 #define I2S2_HD_EN_MASK_SFT BIT(12)
204 #define INV_LRCK_MASK_SFT BIT(5)
206 #define I2S2_FMT_MASK_SFT BIT(3)
208 #define I2S2_WLEN_MASK_SFT BIT(1)
210 #define I2S2_EN_MASK_SFT BIT(0)
214 #define I2S3_LR_SWAP_MASK_SFT BIT(31)
218 #define I2S3_BCK_INV_MASK_SFT BIT(23)
220 #define I2S3_FPGA_BIT_TEST_MASK_SFT BIT(22)
222 #define I2S3_FPGA_BIT_MASK_SFT BIT(21)
224 #define I2S3_LOOPBACK_MASK_SFT BIT(20)
226 #define I2S_ONOFF_NOT_RESET_CK_ENABLE_MASK_SFT BIT(17)
227 #define I2S3_HD_EN_SFT 12
228 #define I2S3_HD_EN_MASK_SFT BIT(12)
232 #define I2S3_FMT_MASK_SFT BIT(3)
234 #define I2S3_WLEN_MASK_SFT BIT(1)
236 #define I2S3_EN_MASK_SFT BIT(0)
240 #define I2S4_LR_SWAP_MASK_SFT BIT(31)
242 #define I2S_ONOFF_NOT_RESET_CK_ENABLE_MASK_SFT BIT(17)
243 #define I2S4_HD_EN_SFT 12
244 #define I2S4_HD_EN_MASK_SFT BIT(12)
248 #define INV_LRCK_MASK_SFT BIT(5)
250 #define I2S4_FMT_MASK_SFT BIT(3)
252 #define I2S4_WLEN_MASK_SFT BIT(1)
254 #define I2S4_EN_MASK_SFT BIT(0)
259 #define I2S_LOOPBACK_MASK_SFT BIT(20)
262 #define I2S_ONOFF_NOT_RESET_CK_ENABLE_MASK_SFT BIT(17)
265 #define INV_LRCK_MASK_SFT BIT(5)
269 #define BCK_NEG_EG_LATCH_MASK_SFT BIT(30)
271 #define BCK_INV_MASK_SFT BIT(29)
273 #define I2SIN_PAD_SEL_MASK_SFT BIT(28)
275 #define I2S_LOOPBACK_MASK_SFT BIT(20)
277 #define I2S_ONOFF_NOT_RESET_CK_ENABLE_MASK_SFT BIT(17)
281 #define INV_PAD_CTRL_MASK_SFT BIT(7)
283 #define I2S_BYPSRC_MASK_SFT BIT(6)
285 #define INV_LRCK_MASK_SFT BIT(5)
287 #define I2S_FMT_MASK_SFT BIT(3)
289 #define I2S_SRC_MASK_SFT BIT(2)
291 #define I2S_WLEN_MASK_SFT BIT(1)
293 #define I2S_EN_MASK_SFT BIT(0)
297 #define CHSET_O16BIT_MASK_SFT BIT(19)
299 #define CHSET_CLR_IIR_HISTORY_MASK_SFT BIT(17)
301 #define CHSET_IS_MONO_MASK_SFT BIT(16)
303 #define CHSET_IIR_EN_MASK_SFT BIT(11)
307 #define CHSET_STR_CLR_MASK_SFT BIT(5)
309 #define CHSET_ON_MASK_SFT BIT(2)
311 #define COEFF_SRAM_CTRL_MASK_SFT BIT(1)
313 #define ASM_ON_MASK_SFT BIT(0)
321 #define GAIN1_ON_MASK_SFT BIT(0)
334 #define GAIN2_ON_MASK_SFT BIT(0)
351 #define PCM_FIX_VALUE_SEL_MASK_SFT BIT(31)
353 #define PCM_BUFFER_LOOPBACK_MASK_SFT BIT(30)
355 #define PCM_PARALLEL_LOOPBACK_MASK_SFT BIT(29)
357 #define PCM_SERIAL_LOOPBACK_MASK_SFT BIT(28)
359 #define PCM_DAI_PCM_LOOPBACK_MASK_SFT BIT(27)
361 #define PCM_I2S_PCM_LOOPBACK_MASK_SFT BIT(26)
363 #define PCM_SYNC_DELSEL_MASK_SFT BIT(25)
365 #define PCM_TX_LR_SWAP_MASK_SFT BIT(24)
367 #define PCM_SYNC_OUT_INV_MASK_SFT BIT(23)
369 #define PCM_BCLK_OUT_INV_MASK_SFT BIT(22)
371 #define PCM_SYNC_IN_INV_MASK_SFT BIT(21)
373 #define PCM_BCLK_IN_INV_MASK_SFT BIT(20)
375 #define PCM_TX_LCH_RPT_MASK_SFT BIT(19)
377 #define PCM_VBT_16K_MODE_MASK_SFT BIT(18)
379 #define PCM_EXT_MODEM_MASK_SFT BIT(17)
381 #define PCM_24BIT_MASK_SFT BIT(16)
387 #define PCM_SYNC_TYPE_MASK_SFT BIT(8)
389 #define PCM_BT_MODE_MASK_SFT BIT(7)
391 #define PCM_BYP_ASRC_MASK_SFT BIT(6)
393 #define PCM_SLAVE_MASK_SFT BIT(5)
399 #define PCM_EN_MASK_SFT BIT(0)
403 #define PCM1_TX_FIFO_OV_MASK_SFT BIT(31)
405 #define PCM1_RX_FIFO_OV_MASK_SFT BIT(30)
407 #define PCM2_TX_FIFO_OV_MASK_SFT BIT(29)
409 #define PCM2_RX_FIFO_OV_MASK_SFT BIT(28)
411 #define PCM1_SYNC_GLITCH_MASK_SFT BIT(27)
413 #define PCM2_SYNC_GLITCH_MASK_SFT BIT(26)
415 #define TX3_RCH_DBG_MODE_MASK_SFT BIT(17)
417 #define PCM1_PCM2_LOOPBACK_MASK_SFT BIT(16)
420 #define I2S_PCM_LOOPBACK_CH_SFT 12
421 #define I2S_PCM_LOOPBACK_CH_MASK_SFT GENMASK(13, 12)
429 #define PCM2_FIX_VALUE_SEL_MASK_SFT BIT(23)
431 #define PCM2_BUFFER_LOOPBACK_MASK_SFT BIT(22)
433 #define PCM2_PARALLEL_LOOPBACK_MASK_SFT BIT(21)
435 #define PCM2_SERIAL_LOOPBACK_MASK_SFT BIT(20)
437 #define PCM2_DAI_PCM_LOOPBACK_MASK_SFT BIT(19)
439 #define PCM2_I2S_PCM_LOOPBACK_MASK_SFT BIT(18)
441 #define PCM2_SYNC_DELSEL_MASK_SFT BIT(17)
443 #define PCM2_TX_LR_SWAP_MASK_SFT BIT(16)
445 #define PCM2_SYNC_IN_INV_MASK_SFT BIT(15)
447 #define PCM2_BCLK_IN_INV_MASK_SFT BIT(14)
449 #define PCM2_TX_LCH_RPT_MASK_SFT BIT(13)
450 #define PCM2_VBT_16K_MODE_SFT 12
451 #define PCM2_VBT_16K_MODE_MASK_SFT BIT(12)
455 #define PCM2_TX2_BT_MODE_MASK_SFT BIT(8)
457 #define PCM2_BT_MODE_MASK_SFT BIT(7)
459 #define PCM2_AFIFO_MASK_SFT BIT(6)
461 #define PCM2_WLEN_MASK_SFT BIT(5)
467 #define PCM2_EN_MASK_SFT BIT(0)
471 #define CHANNEL_MERGE0_DEBUG_MODE_MASK_SFT BIT(31)
474 #define VUL3_BYPASS_CM_MASK_SFT BIT(30)
476 #define CM1_DEBUG_MODE_SEL_MASK_SFT BIT(29)
480 #define CM1_FS_SELECT_MASK_SFT GENMASK(12, 8)
484 #define CHANNEL_MERGE0_BYTE_SWAP_MASK_SFT BIT(1)
486 #define CHANNEL_MERGE0_EN_MASK_SFT BIT(0)
490 #define MTKAIF_RXIF_CLKINV_ADC_MASK_SFT BIT(31)
492 #define MTKAIF_RXIF_BYPASS_SRC_MASK_SFT BIT(17)
494 #define MTKAIF_RXIF_PROTOCOL2_MASK_SFT BIT(16)
496 #define MTKAIF_TXIF_BYPASS_SRC_MASK_SFT BIT(5)
498 #define MTKAIF_TXIF_PROTOCOL2_MASK_SFT BIT(4)
500 #define MTKAIF_TXIF_8TO5_MASK_SFT BIT(2)
502 #define MTKAIF_RXIF_8TO5_MASK_SFT BIT(1)
504 #define MTKAIF_IF_LOOPBACK1_MASK_SFT BIT(0)
508 #define MTKAIF_RXIF_DETECT_ON_PROTOCOL2_MASK_SFT BIT(16)
509 #define MTKAIF_RXIF_DELAY_CYCLE_SFT 12
510 #define MTKAIF_RXIF_DELAY_CYCLE_MASK_SFT GENMASK(15, 12)
513 #define MTKAIF_RXIF_DELAY_DATA_MASK_SFT BIT(8)
521 #define DL_2_CH1_SATURATION_EN_CTL_MASK_SFT BIT(27)
523 #define DL_2_CH2_SATURATION_EN_CTL_MASK_SFT BIT(26)
529 #define DL_DISABLE_HW_CG_CTL_MASK_SFT BIT(15)
531 #define C_DATA_EN_SEL_CTL_PRE_MASK_SFT BIT(14)
533 #define DL_2_SIDE_TONE_ON_CTL_PRE_MASK_SFT BIT(13)
534 #define DL_2_MUTE_CH1_OFF_CTL_PRE_SFT 12
535 #define DL_2_MUTE_CH1_OFF_CTL_PRE_MASK_SFT BIT(12)
537 #define DL_2_MUTE_CH2_OFF_CTL_PRE_MASK_SFT BIT(11)
543 #define DL_2_VOICE_MODE_CTL_PRE_MASK_SFT BIT(5)
545 #define D2_2_MUTE_CH1_ON_CTL_PRE_MASK_SFT BIT(4)
547 #define D2_2_MUTE_CH2_ON_CTL_PRE_MASK_SFT BIT(3)
549 #define DL_2_IIR_ON_CTL_PRE_MASK_SFT BIT(2)
551 #define DL_2_GAIN_ON_CTL_PRE_MASK_SFT BIT(1)
553 #define DL_2_SRC_ON_CTL_PRE_MASK_SFT BIT(0)
560 #define DL_2_GAIN_MODE_CTL_MASK_SFT BIT(0)
564 #define ULCF_CFG_EN_CTL_MASK_SFT BIT(31)
570 #define UL_MODE_3P25M_CH2_CTL_MASK_SFT BIT(22)
572 #define UL_MODE_3P25M_CH1_CTL_MASK_SFT BIT(21)
576 #define UL_AP_DMIC_ON_MASK_SFT BIT(16)
579 #define UL_DISABLE_HW_CG_CTL_SFT 12
580 #define UL_DISABLE_HW_CG_CTL_MASK_SFT BIT(12)
582 #define UL_IIR_ON_TMP_CTL_MASK_SFT BIT(10)
586 #define DIGMIC_4P33M_SEL_MASK_SFT BIT(6)
588 #define DIGMIC_3P25M_1P625M_SEL_MASK_SFT BIT(5)
590 #define UL_LOOP_BACK_MODE_MASK_SFT BIT(2)
592 #define UL_SDM_3_LEVEL_MASK_SFT BIT(1)
594 #define UL_SRC_ON_CTL_MASK_SFT BIT(0)
598 #define C_DAC_EN_CTL_MASK_SFT BIT(27)
600 #define C_MUTE_SW_CTL_MASK_SFT BIT(26)
602 #define ASDM_SRC_SEL_CTL_MASK_SFT BIT(25)
607 #define C_SINE_MODE_CH2_CTL_SFT 12
608 #define C_SINE_MODE_CH2_CTL_MASK_SFT GENMASK(15, 12)
617 #define C_LOOP_BACK_MODE_CTL_SFT 12
618 #define C_LOOP_BACK_MODE_CTL_MASK_SFT GENMASK(15, 12)
622 #define C_EXT_ADC_CTL_MASK_SFT BIT(0)
626 #define AFE_ADDA_UL_LR_SWAP_MASK_SFT BIT(31)
628 #define AFE_ADDA_CKDIV_RST_MASK_SFT BIT(30)
630 #define AFE_ADDA_FIFO_AUTO_RST_MASK_SFT BIT(29)
634 #define AFE_ADDA_UL_FIFO_DIGMIC_WDATA_TESTEN_MASK_SFT BIT(20)
636 #define AFE_ADDA6_UL_LR_SWAP_MASK_SFT BIT(15)
638 #define AFE_ADDA6_CKDIV_RST_MASK_SFT BIT(14)
640 #define AFE_ADDA6_FIFO_AUTO_RST_MASK_SFT BIT(13)
644 #define AFE_ADDA6_UL_FIFO_DIGMIC_WDATA_TESTEN_MASK_SFT BIT(4)
646 #define ADDA_AFE_ON_MASK_SFT BIT(0)
650 #define R_RDY_MASK_SFT BIT(30)
652 #define W_RDY_MASK_SFT BIT(29)
654 #define R_W_EN_MASK_SFT BIT(25)
656 #define R_W_SEL_MASK_SFT BIT(24)
658 #define SEL_CH2_MASK_SFT BIT(23)
670 #define STF_BYPASS_MODE_MASK_SFT BIT(31)
672 #define STF_BYPASS_MODE_O28_O29_MASK_SFT BIT(30)
674 #define STF_BYPASS_MODE_I2S4_MASK_SFT BIT(29)
676 #define STF_BYPASS_MODE_DL3_MASK_SFT BIT(27)
678 #define STF_BYPASS_MODE_I2S7_MASK_SFT BIT(26)
680 #define STF_BYPASS_MODE_I2S9_MASK_SFT BIT(25)
682 #define STF_O19O20_OUT_EN_SEL_MASK_SFT BIT(13)
683 #define STF_SOURCE_FROM_O19O20_SFT 12
684 #define STF_SOURCE_FROM_O19O20_MASK_SFT BIT(12)
686 #define SIDE_TONE_ON_MASK_SFT BIT(8)
698 #define USE_3RD_SDM_MASK_SFT BIT(28)
702 #define DL_FIFO_SWAP_MASK_SFT BIT(20)
704 #define C_AUDSDM1ORDSELECT_CTL_MASK_SFT BIT(19)
706 #define C_SDM7BITSEL_CTL_MASK_SFT BIT(18)
708 #define GAIN_AT_SDM_RST_PRE_CTL_MASK_SFT BIT(15)
710 #define DL_DCM_AUTO_IDLE_EN_MASK_SFT BIT(14)
712 #define AFE_DL_SRC_DCM_EN_MASK_SFT BIT(13)
713 #define AFE_DL_POST_SRC_DCM_EN_SFT 12
714 #define AFE_DL_POST_SRC_DCM_EN_MASK_SFT BIT(12)
716 #define AUD_SDM_MONO_MASK_SFT BIT(9)
718 #define AUD_DC_COMP_EN_MASK_SFT BIT(8)
725 #define DAC_EN_MASK_SFT BIT(26)
728 #define MUTE_SW_CH2_MASK_SFT BIT(25)
731 #define MUTE_SW_CH1_MASK_SFT BIT(24)
738 #define FREQ_DIV_CH2_SFT 12
740 #define FREQ_DIV_CH2_MASK_SFT GENMASK(16, 12)
757 #define AFE_24M_ON_MASK_SFT BIT(1)
759 #define AFE_22M_ON_MASK_SFT BIT(0)
767 #define DL_NLE_FIFO_RDACTIVE_MASK_SFT BIT(3)
769 #define DL_NLE_FIFO_STARTRD_MASK_SFT BIT(2)
771 #define DL_NLE_FIFO_RD_EMPTY_MASK_SFT BIT(1)
773 #define DL_NLE_FIFO_WR_FULL_MASK_SFT BIT(0)
787 #define DL1_SW_CLEAR_BUF_EMPTY_MASK_SFT BIT(15)
788 #define DL1_PBUF_SIZE_SFT 12
790 #define DL1_PBUF_SIZE_MASK_SFT GENMASK(13, 12)
793 #define DL1_MONO_MASK_SFT BIT(8)
796 #define DL1_NORMAL_MODE_MASK_SFT BIT(5)
799 #define DL1_HALIGN_MASK_SFT BIT(4)
816 #define DL2_SW_CLEAR_BUF_EMPTY_MASK_SFT BIT(15)
817 #define DL2_PBUF_SIZE_SFT 12
819 #define DL2_PBUF_SIZE_MASK_SFT GENMASK(13, 12)
822 #define DL2_MONO_MASK_SFT BIT(8)
825 #define DL2_NORMAL_MODE_MASK_SFT BIT(5)
828 #define DL2_HALIGN_MASK_SFT BIT(4)
845 #define DL3_SW_CLEAR_BUF_EMPTY_MASK_SFT BIT(15)
846 #define DL3_PBUF_SIZE_SFT 12
848 #define DL3_PBUF_SIZE_MASK_SFT GENMASK(13, 12)
851 #define DL3_MONO_MASK_SFT BIT(8)
854 #define DL3_NORMAL_MODE_MASK_SFT BIT(5)
857 #define DL3_HALIGN_MASK_SFT BIT(4)
874 #define DL4_SW_CLEAR_BUF_EMPTY_MASK_SFT BIT(15)
875 #define DL4_PBUF_SIZE_SFT 12
877 #define DL4_PBUF_SIZE_MASK_SFT GENMASK(13, 12)
880 #define DL4_MONO_MASK_SFT BIT(8)
883 #define DL4_NORMAL_MODE_MASK_SFT BIT(5)
886 #define DL4_HALIGN_MASK_SFT BIT(4)
903 #define DL5_SW_CLEAR_BUF_EMPTY_MASK_SFT BIT(15)
904 #define DL5_PBUF_SIZE_SFT 12
906 #define DL5_PBUF_SIZE_MASK_SFT GENMASK(13, 12)
909 #define DL5_MONO_MASK_SFT BIT(8)
912 #define DL5_NORMAL_MODE_MASK_SFT BIT(5)
915 #define DL5_HALIGN_MASK_SFT BIT(4)
932 #define DL6_SW_CLEAR_BUF_EMPTY_MASK_SFT BIT(15)
933 #define DL6_PBUF_SIZE_SFT 12
935 #define DL6_PBUF_SIZE_MASK_SFT GENMASK(13, 12)
938 #define DL6_MONO_MASK_SFT BIT(8)
941 #define DL6_NORMAL_MODE_MASK_SFT BIT(5)
944 #define DL6_HALIGN_MASK_SFT BIT(4)
961 #define DL7_SW_CLEAR_BUF_EMPTY_MASK_SFT BIT(15)
962 #define DL7_PBUF_SIZE_SFT 12
964 #define DL7_PBUF_SIZE_MASK_SFT GENMASK(13, 12)
967 #define DL7_MONO_MASK_SFT BIT(8)
970 #define DL7_NORMAL_MODE_MASK_SFT BIT(5)
973 #define DL7_HALIGN_MASK_SFT BIT(4)
990 #define DL8_SW_CLEAR_BUF_EMPTY_MASK_SFT BIT(15)
991 #define DL8_PBUF_SIZE_SFT 12
993 #define DL8_PBUF_SIZE_MASK_SFT GENMASK(13, 12)
996 #define DL8_MONO_MASK_SFT BIT(8)
999 #define DL8_NORMAL_MODE_MASK_SFT BIT(5)
1002 #define DL8_HALIGN_MASK_SFT BIT(4)
1019 #define DL12_SW_CLEAR_BUF_EMPTY_MASK_SFT BIT(15)
1020 #define DL12_PBUF_SIZE_SFT 12
1022 #define DL12_PBUF_SIZE_MASK_SFT GENMASK(13, 12)
1025 #define DL12_4CH_EN_MASK_SFT BIT(11)
1028 #define DL12_MONO_MASK_SFT BIT(8)
1031 #define DL12_NORMAL_MODE_MASK_SFT BIT(5)
1034 #define DL12_HALIGN_MASK_SFT BIT(4)
1045 #define AWB_SW_CLEAR_BUF_FULL_MASK_SFT BIT(15)
1048 #define AWB_R_MONO_MASK_SFT BIT(9)
1051 #define AWB_MONO_MASK_SFT BIT(8)
1054 #define AWB_WR_SIGN_MASK_SFT BIT(6)
1057 #define AWB_NORMAL_MODE_MASK_SFT BIT(5)
1060 #define AWB_HALIGN_MASK_SFT BIT(4)
1071 #define AWB2_SW_CLEAR_BUF_FULL_MASK_SFT BIT(15)
1074 #define AWB2_R_MONO_MASK_SFT BIT(9)
1077 #define AWB2_MONO_MASK_SFT BIT(8)
1080 #define AWB2_WR_SIGN_MASK_SFT BIT(6)
1083 #define AWB2_NORMAL_MODE_MASK_SFT BIT(5)
1086 #define AWB2_HALIGN_MASK_SFT BIT(4)
1097 #define VUL_SW_CLEAR_BUF_FULL_MASK_SFT BIT(15)
1100 #define VUL_R_MONO_MASK_SFT BIT(9)
1103 #define VUL_MONO_MASK_SFT BIT(8)
1106 #define VUL_WR_SIGN_MASK_SFT BIT(6)
1109 #define VUL_NORMAL_MODE_MASK_SFT BIT(5)
1112 #define VUL_HALIGN_MASK_SFT BIT(4)
1123 #define VUL12_SW_CLEAR_BUF_FULL_MASK_SFT BIT(15)
1126 #define VUL12_4CH_EN_MASK_SFT BIT(11)
1129 #define VUL12_R_MONO_MASK_SFT BIT(9)
1132 #define VUL12_MONO_MASK_SFT BIT(8)
1135 #define VUL12_WR_SIGN_MASK_SFT BIT(6)
1138 #define VUL12_NORMAL_MODE_MASK_SFT BIT(5)
1141 #define VUL12_HALIGN_MASK_SFT BIT(4)
1152 #define VUL2_SW_CLEAR_BUF_FULL_MASK_SFT BIT(15)
1155 #define VUL2_R_MONO_MASK_SFT BIT(9)
1158 #define VUL2_MONO_MASK_SFT BIT(8)
1161 #define VUL2_WR_SIGN_MASK_SFT BIT(6)
1164 #define VUL2_NORMAL_MODE_MASK_SFT BIT(5)
1167 #define VUL2_HALIGN_MASK_SFT BIT(4)
1178 #define VUL3_SW_CLEAR_BUF_FULL_MASK_SFT BIT(15)
1181 #define VUL3_R_MONO_MASK_SFT BIT(9)
1184 #define VUL3_MONO_MASK_SFT BIT(8)
1187 #define VUL3_WR_SIGN_MASK_SFT BIT(6)
1190 #define VUL3_NORMAL_MODE_MASK_SFT BIT(5)
1193 #define VUL3_HALIGN_MASK_SFT BIT(4)
1204 #define VUL4_SW_CLEAR_BUF_FULL_MASK_SFT BIT(15)
1207 #define VUL4_R_MONO_MASK_SFT BIT(9)
1210 #define VUL4_MONO_MASK_SFT BIT(8)
1213 #define VUL4_WR_SIGN_MASK_SFT BIT(6)
1216 #define VUL4_NORMAL_MODE_MASK_SFT BIT(5)
1219 #define VUL4_HALIGN_MASK_SFT BIT(4)
1230 #define VUL5_SW_CLEAR_BUF_FULL_MASK_SFT BIT(15)
1233 #define VUL5_R_MONO_MASK_SFT BIT(9)
1236 #define VUL5_MONO_MASK_SFT BIT(8)
1239 #define VUL5_WR_SIGN_MASK_SFT BIT(6)
1242 #define VUL5_NORMAL_MODE_MASK_SFT BIT(5)
1245 #define VUL5_HALIGN_MASK_SFT BIT(4)
1256 #define VUL6_SW_CLEAR_BUF_FULL_MASK_SFT BIT(15)
1259 #define VUL6_R_MONO_MASK_SFT BIT(9)
1262 #define VUL6_MONO_MASK_SFT BIT(8)
1265 #define VUL6_WR_SIGN_MASK_SFT BIT(6)
1268 #define VUL6_NORMAL_MODE_MASK_SFT BIT(5)
1271 #define VUL6_HALIGN_MASK_SFT BIT(4)
1282 #define DAI_SW_CLEAR_BUF_FULL_MASK_SFT BIT(15)
1285 #define DAI_DUPLICATE_WR_MASK_SFT BIT(10)
1288 #define DAI_MONO_MASK_SFT BIT(8)
1291 #define DAI_WR_SIGN_MASK_SFT BIT(6)
1294 #define DAI_NORMAL_MODE_MASK_SFT BIT(5)
1297 #define DAI_HALIGN_MASK_SFT BIT(4)
1308 #define MOD_DAI_SW_CLEAR_BUF_FULL_MASK_SFT BIT(15)
1311 #define MOD_DAI_DUPLICATE_WR_MASK_SFT BIT(10)
1314 #define MOD_DAI_MONO_MASK_SFT BIT(8)
1317 #define MOD_DAI_WR_SIGN_MASK_SFT BIT(6)
1320 #define MOD_DAI_NORMAL_MODE_MASK_SFT BIT(5)
1323 #define MOD_DAI_HALIGN_MASK_SFT BIT(4)
1334 #define DAI2_SW_CLEAR_BUF_FULL_MASK_SFT BIT(15)
1337 #define DAI2_DUPLICATE_WR_MASK_SFT BIT(10)
1340 #define DAI2_MONO_MASK_SFT BIT(8)
1343 #define DAI2_WR_SIGN_MASK_SFT BIT(6)
1346 #define DAI2_NORMAL_MODE_MASK_SFT BIT(5)
1349 #define DAI2_HALIGN_MASK_SFT BIT(4)
1356 #define CPU_COMPACT_MODE_MASK_SFT BIT(2)
1358 #define CPU_HD_ALIGN_MASK_SFT BIT(1)
1360 #define SYSRAM_SIGN_MASK_SFT BIT(0)
1365 #define IRQ31_MCU_ON_MASK_SFT BIT(31)
1368 #define IRQ26_MCU_ON_MASK_SFT BIT(26)
1371 #define IRQ25_MCU_ON_MASK_SFT BIT(25)
1374 #define IRQ24_MCU_ON_MASK_SFT BIT(24)
1377 #define IRQ23_MCU_ON_MASK_SFT BIT(23)
1380 #define IRQ22_MCU_ON_MASK_SFT BIT(22)
1383 #define IRQ21_MCU_ON_MASK_SFT BIT(21)
1386 #define IRQ20_MCU_ON_MASK_SFT BIT(20)
1389 #define IRQ19_MCU_ON_MASK_SFT BIT(19)
1392 #define IRQ18_MCU_ON_MASK_SFT BIT(18)
1395 #define IRQ17_MCU_ON_MASK_SFT BIT(17)
1398 #define IRQ16_MCU_ON_MASK_SFT BIT(16)
1401 #define IRQ15_MCU_ON_MASK_SFT BIT(15)
1404 #define IRQ14_MCU_ON_MASK_SFT BIT(14)
1407 #define IRQ13_MCU_ON_MASK_SFT BIT(13)
1408 #define IRQ12_MCU_ON_SFT 12
1410 #define IRQ12_MCU_ON_MASK_SFT BIT(12)
1413 #define IRQ11_MCU_ON_MASK_SFT BIT(11)
1416 #define IRQ10_MCU_ON_MASK_SFT BIT(10)
1419 #define IRQ9_MCU_ON_MASK_SFT BIT(9)
1422 #define IRQ8_MCU_ON_MASK_SFT BIT(8)
1425 #define IRQ7_MCU_ON_MASK_SFT BIT(7)
1428 #define IRQ6_MCU_ON_MASK_SFT BIT(6)
1431 #define IRQ5_MCU_ON_MASK_SFT BIT(5)
1434 #define IRQ4_MCU_ON_MASK_SFT BIT(4)
1437 #define IRQ3_MCU_ON_MASK_SFT BIT(3)
1440 #define IRQ2_MCU_ON_MASK_SFT BIT(2)
1443 #define IRQ1_MCU_ON_MASK_SFT BIT(1)
1446 #define IRQ0_MCU_ON_MASK_SFT BIT(0)
1461 #define IRQ3_MCU_MODE_SFT 12
1463 #define IRQ3_MCU_MODE_MASK_SFT GENMASK(15, 12)
1487 #define IRQ11_MCU_MODE_SFT 12
1489 #define IRQ11_MCU_MODE_MASK_SFT GENMASK(15, 12)
1513 #define IRQ19_MCU_MODE_SFT 12
1515 #define IRQ19_MCU_MODE_MASK_SFT GENMASK(15, 12)
1539 #define IRQ31_MCU_CLR_MASK_SFT BIT(31)
1541 #define IRQ26_MCU_CLR_MASK_SFT BIT(26)
1543 #define IRQ25_MCU_CLR_MASK_SFT BIT(25)
1545 #define IRQ24_MCU_CLR_MASK_SFT BIT(24)
1547 #define IRQ23_MCU_CLR_MASK_SFT BIT(23)
1549 #define IRQ22_MCU_CLR_MASK_SFT BIT(22)
1551 #define IRQ21_MCU_CLR_MASK_SFT BIT(21)
1553 #define IRQ20_MCU_CLR_MASK_SFT BIT(20)
1555 #define IRQ19_MCU_CLR_MASK_SFT BIT(19)
1557 #define IRQ18_MCU_CLR_MASK_SFT BIT(18)
1559 #define IRQ17_MCU_CLR_MASK_SFT BIT(17)
1561 #define IRQ16_MCU_CLR_MASK_SFT BIT(16)
1563 #define IRQ15_MCU_CLR_MASK_SFT BIT(15)
1565 #define IRQ14_MCU_CLR_MASK_SFT BIT(14)
1567 #define IRQ13_MCU_CLR_MASK_SFT BIT(13)
1568 #define IRQ12_MCU_CLR_SFT 12
1569 #define IRQ12_MCU_CLR_MASK_SFT BIT(12)
1571 #define IRQ11_MCU_CLR_MASK_SFT BIT(11)
1573 #define IRQ10_MCU_CLR_MASK_SFT BIT(10)
1575 #define IRQ9_MCU_CLR_MASK_SFT BIT(9)
1577 #define IRQ8_MCU_CLR_MASK_SFT BIT(8)
1579 #define IRQ7_MCU_CLR_MASK_SFT BIT(7)
1581 #define IRQ6_MCU_CLR_MASK_SFT BIT(6)
1583 #define IRQ5_MCU_CLR_MASK_SFT BIT(5)
1585 #define IRQ4_MCU_CLR_MASK_SFT BIT(4)
1587 #define IRQ3_MCU_CLR_MASK_SFT BIT(3)
1589 #define IRQ2_MCU_CLR_MASK_SFT BIT(2)
1591 #define IRQ1_MCU_CLR_MASK_SFT BIT(1)
1593 #define IRQ0_MCU_CLR_MASK_SFT BIT(0)
1615 #define IRQ12_MCU_EN_SFT 12
1649 #define IRQ12_MCU_SCP_EN_SFT 12
1683 #define IRQ12_MCU_DSP_EN_SFT 12
1703 #define RG_RX_PROTOCOL2_MASK_SFT BIT(3)
1707 #define RG_RX_FIFO_ON_MASK_SFT BIT(0)
1711 #define RG_ADDA6_MTKAIF_RX_SYNC_WORD2_DISABLE_MASK_SFT BIT(23)
1717 #define MTKAIF_RXIF_DETECT_ON_MASK_SFT BIT(16)
1723 #define MTKAIF_RXIF_DATA_MODE_MASK_SFT BIT(0)
1726 #define GENERAL2_ASRCOUT_MODE_SFT 12
1728 #define GENERAL2_ASRCOUT_MODE_MASK_SFT GENMASK(15, 12)
1741 #define GENERAL2_ASRC_EN_ON_MASK_SFT BIT(1)
1743 #define GENERAL1_ASRC_EN_ON_MASK_SFT BIT(0)
1747 #define G_SRC_CHSET_STR_CLR_MASK_SFT BIT(4)
1749 #define G_SRC_CHSET_ON_MASK_SFT BIT(2)
1751 #define G_SRC_COEFF_SRAM_CTRL_MASK_SFT BIT(1)
1753 #define G_SRC_ASM_ON_MASK_SFT BIT(0)
1769 #define G_SRC_CHSET_O16BIT_MASK_SFT BIT(19)
1771 #define G_SRC_CHSET_CLR_IIR_HISTORY_MASK_SFT BIT(17)
1773 #define G_SRC_CHSET_IS_MONO_MASK_SFT BIT(16)
1775 #define G_SRC_CHSET_IIR_EN_MASK_SFT BIT(11)
1779 #define G_SRC_CHSET_STR_CLR_RU_MASK_SFT BIT(5)
1781 #define G_SRC_CHSET_ON_MASK_SFT BIT(2)
1783 #define G_SRC_COEFF_SRAM_CTRL_MASK_SFT BIT(1)
1785 #define G_SRC_ASM_ON_MASK_SFT BIT(0)
1789 #define AFE_DL_SDM_DITHER_64TAP_EN_MASK_SFT BIT(20)
1791 #define AFE_DL_SDM_DITHER_EN_MASK_SFT BIT(16)
1797 #define SDM_AUTO_RESET_TEST_ON_MASK_SFT BIT(31)
1799 #define AFE_DL_USE_NEW_2ND_SDM_MASK_SFT BIT(28)
1805 #define CON0_CHSET_STR_CLR_MASK_SFT BIT(4)
1807 #define CON0_ASM_ON_MASK_SFT BIT(0)
1811 #define CALI_EN_MASK_SFT BIT(0)
1817 #define IRQ_CLK_COUNTER_CLEAN_MASK_SFT BIT(2)
1819 #define IRQ_CLK_COUNTER_PAUSE_MASK_SFT BIT(1)
1821 #define IRQ_CLK_COUNTER_ON_MASK_SFT BIT(0)
1827 #define WR_AG_SEL_MASK_SFT GENMASK(12, 0)
1833 #define WR_MSTR_REQ_IN_MASK_SFT GENMASK(12, 0)
1845 #define MEM_WE_MASK_SFT BIT(31)
1847 #define AFE_HREADY_MASK_SFT BIT(30)
1849 #define MEM_WR_REQ_MASK_SFT BIT(29)
1853 #define HCLK_CK_MASK_SFT BIT(15)
1855 #define MEM_RD_REQ_MASK_SFT BIT(14)
1871 #define MS2_HREADY_MASK_SFT BIT(29)
1873 #define MS1_HREADY_MASK_SFT BIT(28)
1885 #define ETDM_IN1_CON0_REG_ETDM_IN_EN_MASK_SFT BIT(0)
1887 #define ETDM_IN1_CON0_REG_SYNC_MODE_MASK_SFT BIT(1)
1889 #define ETDM_IN1_CON0_REG_LSB_FIRST_MASK_SFT BIT(3)
1891 #define ETDM_IN1_CON0_REG_SOFT_RST_MASK_SFT BIT(4)
1893 #define ETDM_IN1_CON0_REG_SLAVE_MODE_MASK_SFT BIT(5)
1897 #define ETDM_IN1_CON0_REG_LRCK_EDGE_SEL_MASK_SFT BIT(10)
1907 #define ETDM_IN1_CON0_REG_VALID_TOGETHER_MASK_SFT BIT(31)
1916 #define ETDM_IN1_CON1_REG_LRCK_AUTO_OFF_MASK_SFT BIT(10)
1918 #define ETDM_IN1_CON1_REG_BCK_AUTO_OFF_MASK_SFT BIT(11)
1920 #define ETDM_IN1_CON1_REG_INITIAL_LRCK_MASK_SFT BIT(13)
1922 #define ETDM_IN1_CON1_REG_LRCK_RESET_MASK_SFT BIT(15)
1924 #define ETDM_IN1_CON1_PINMUX_MCLK_CTRL_OE_MASK_SFT BIT(16)
1926 #define ETDM_IN1_CON1_REG_OUTPUT_CR_EN_MASK_SFT BIT(18)
1928 #define ETDM_IN1_CON1_REG_LR_ALIGN_MASK_SFT BIT(19)
1932 #define ETDM_IN1_CON1_REG_DIRECT_INPUT_MASTER_BCK_MASK_SFT BIT(30)
1934 #define ETDM_IN1_CON1_REG_LRCK_AUTO_MODE_MASK_SFT BIT(31)
1943 #define ETDM_IN1_CON2_REG_CLOCK_SOURCE_SEL_MASK_SFT GENMASK(12, 10)
1945 #define ETDM_IN1_CON2_REG_AGENT_USE_ETDM_BCK_MASK_SFT BIT(13)
1947 #define ETDM_IN1_CON2_REG_CK_EN_SEL_AUTO_MASK_SFT BIT(14)
1951 #define ETDM_IN1_CON2_REG_MASK_AUTO_MASK_SFT BIT(20)
1955 #define ETDM_IN1_CON2_REG_UPDATE_POINT_AUTO_MASK_SFT BIT(26)
1957 #define ETDM_IN1_CON2_REG_SDATA_DELAY_0P5T_EN_MASK_SFT BIT(27)
1959 #define ETDM_IN1_CON2_REG_SDATA_DELAY_BCK_INV_MASK_SFT BIT(28)
1961 #define ETDM_IN1_CON2_REG_LRCK_DELAY_0P5T_EN_MASK_SFT BIT(29)
1963 #define ETDM_IN1_CON2_REG_LRCK_DELAY_BCK_INV_MASK_SFT BIT(30)
1965 #define ETDM_IN1_CON2_REG_MULTI_IP_MODE_MASK_SFT BIT(31)
1968 #define ETDM_IN_CON2_MULTI_IP_2CH_MODE BIT(31)
1972 #define ETDM_IN1_CON3_REG_DISABLE_OUT_0_MASK_SFT BIT(0)
1974 #define ETDM_IN1_CON3_REG_DISABLE_OUT_1_MASK_SFT BIT(1)
1976 #define ETDM_IN1_CON3_REG_DISABLE_OUT_2_MASK_SFT BIT(2)
1978 #define ETDM_IN1_CON3_REG_DISABLE_OUT_3_MASK_SFT BIT(3)
1980 #define ETDM_IN1_CON3_REG_DISABLE_OUT_4_MASK_SFT BIT(4)
1982 #define ETDM_IN1_CON3_REG_DISABLE_OUT_5_MASK_SFT BIT(5)
1984 #define ETDM_IN1_CON3_REG_DISABLE_OUT_6_MASK_SFT BIT(6)
1986 #define ETDM_IN1_CON3_REG_DISABLE_OUT_7_MASK_SFT BIT(7)
1988 #define ETDM_IN1_CON3_REG_DISABLE_OUT_8_MASK_SFT BIT(8)
1990 #define ETDM_IN1_CON3_REG_DISABLE_OUT_9_MASK_SFT BIT(9)
1992 #define ETDM_IN1_CON3_REG_DISABLE_OUT_10_MASK_SFT BIT(10)
1994 #define ETDM_IN1_CON3_REG_DISABLE_OUT_11_MASK_SFT BIT(11)
1995 #define ETDM_IN1_CON3_REG_DISABLE_OUT_12_SFT 12
1996 #define ETDM_IN1_CON3_REG_DISABLE_OUT_12_MASK_SFT BIT(12)
1998 #define ETDM_IN1_CON3_REG_DISABLE_OUT_13_MASK_SFT BIT(13)
2000 #define ETDM_IN1_CON3_REG_DISABLE_OUT_14_MASK_SFT BIT(14)
2002 #define ETDM_IN1_CON3_REG_DISABLE_OUT_15_MASK_SFT BIT(15)
2004 #define ETDM_IN1_CON3_REG_RJ_DATA_RIGHT_ALIGN_MASK_SFT BIT(16)
2010 #define ETDM_IN1_CON3_REG_COMPACT_SAMPLE_END_DIS_MASK_SFT BIT(25)
2014 #define ETDM_IN1_CON3_REG_SAMPLE_END_MODE_MASK_SFT BIT(31)
2022 #define ETDM_IN1_CON4_REG_DSD_REPACK_AUTO_MODE_MASK_SFT BIT(8)
2026 #define ETDM_IN1_CON4_REG_ASYNC_RESET_MASK_SFT BIT(11)
2027 #define ETDM_IN1_CON4_REG_DSD_CHNUM_SFT 12
2028 #define ETDM_IN1_CON4_REG_DSD_CHNUM_MASK_SFT GENMASK(15, 12)
2030 #define ETDM_IN1_CON4_REG_SLAVE_BCK_INV_MASK_SFT BIT(16)
2032 #define ETDM_IN1_CON4_REG_SLAVE_LRCK_INV_MASK_SFT BIT(17)
2034 #define ETDM_IN1_CON4_REG_MASTER_BCK_INV_MASK_SFT BIT(18)
2036 #define ETDM_IN1_CON4_REG_MASTER_LRCK_INV_MASK_SFT BIT(19)
2042 #define ETDM_IN1_CON4_REG_WAIT_LAST_SAMPLE_MASK_SFT BIT(30)
2044 #define ETDM_IN1_CON4_REG_MASTER_BCK_FORCE_ON_MASK_SFT BIT(31)
2047 #define ETDM_IN_CON4_CON0_MASTER_LRCK_INV BIT(19)
2048 #define ETDM_IN_CON4_CON0_MASTER_BCK_INV BIT(18)
2049 #define ETDM_IN_CON4_CON0_SLAVE_LRCK_INV BIT(17)
2050 #define ETDM_IN_CON4_CON0_SLAVE_BCK_INV BIT(16)
2054 #define ETDM_IN1_CON5_REG_ODD_FLAG_EN_0_MASK_SFT BIT(0)
2056 #define ETDM_IN1_CON5_REG_ODD_FLAG_EN_1_MASK_SFT BIT(1)
2058 #define ETDM_IN1_CON5_REG_ODD_FLAG_EN_2_MASK_SFT BIT(2)
2060 #define ETDM_IN1_CON5_REG_ODD_FLAG_EN_3_MASK_SFT BIT(3)
2062 #define ETDM_IN1_CON5_REG_ODD_FLAG_EN_4_MASK_SFT BIT(4)
2064 #define ETDM_IN1_CON5_REG_ODD_FLAG_EN_5_MASK_SFT BIT(5)
2066 #define ETDM_IN1_CON5_REG_ODD_FLAG_EN_6_MASK_SFT BIT(6)
2068 #define ETDM_IN1_CON5_REG_ODD_FLAG_EN_7_MASK_SFT BIT(7)
2070 #define ETDM_IN1_CON5_REG_ODD_FLAG_EN_8_MASK_SFT BIT(8)
2072 #define ETDM_IN1_CON5_REG_ODD_FLAG_EN_9_MASK_SFT BIT(9)
2074 #define ETDM_IN1_CON5_REG_ODD_FLAG_EN_10_MASK_SFT BIT(10)
2076 #define ETDM_IN1_CON5_REG_ODD_FLAG_EN_11_MASK_SFT BIT(11)
2077 #define ETDM_IN1_CON5_REG_ODD_FLAG_EN_12_SFT 12
2078 #define ETDM_IN1_CON5_REG_ODD_FLAG_EN_12_MASK_SFT BIT(12)
2080 #define ETDM_IN1_CON5_REG_ODD_FLAG_EN_13_MASK_SFT BIT(13)
2082 #define ETDM_IN1_CON5_REG_ODD_FLAG_EN_14_MASK_SFT BIT(14)
2084 #define ETDM_IN1_CON5_REG_ODD_FLAG_EN_15_MASK_SFT BIT(15)
2086 #define ETDM_IN1_CON5_REG_LR_SWAP_0_MASK_SFT BIT(16)
2088 #define ETDM_IN1_CON5_REG_LR_SWAP_1_MASK_SFT BIT(17)
2090 #define ETDM_IN1_CON5_REG_LR_SWAP_2_MASK_SFT BIT(18)
2092 #define ETDM_IN1_CON5_REG_LR_SWAP_3_MASK_SFT BIT(19)
2094 #define ETDM_IN1_CON5_REG_LR_SWAP_4_MASK_SFT BIT(20)
2096 #define ETDM_IN1_CON5_REG_LR_SWAP_5_MASK_SFT BIT(21)
2098 #define ETDM_IN1_CON5_REG_LR_SWAP_6_MASK_SFT BIT(22)
2100 #define ETDM_IN1_CON5_REG_LR_SWAP_7_MASK_SFT BIT(23)
2102 #define ETDM_IN1_CON5_REG_LR_SWAP_8_MASK_SFT BIT(24)
2104 #define ETDM_IN1_CON5_REG_LR_SWAP_9_MASK_SFT BIT(25)
2106 #define ETDM_IN1_CON5_REG_LR_SWAP_10_MASK_SFT BIT(26)
2108 #define ETDM_IN1_CON5_REG_LR_SWAP_11_MASK_SFT BIT(27)
2110 #define ETDM_IN1_CON5_REG_LR_SWAP_12_MASK_SFT BIT(28)
2112 #define ETDM_IN1_CON5_REG_LR_SWAP_13_MASK_SFT BIT(29)
2114 #define ETDM_IN1_CON5_REG_LR_SWAP_14_MASK_SFT BIT(30)
2116 #define ETDM_IN1_CON5_REG_LR_SWAP_15_MASK_SFT BIT(31)
2132 #define ETDM_IN1_CON8_REG_AFIFO_SW_RESET_MASK_SFT BIT(15)
2134 #define ETDM_IN1_CON8_REG_AFIFO_RESET_SEL_MASK_SFT BIT(14)
2136 #define ETDM_IN1_CON8_REG_AFIFO_AUTO_RESET_DIS_MASK_SFT BIT(9)
2138 #define ETDM_IN1_CON8_REG_ETDM_USE_AFIFO_MASK_SFT BIT(8)