Lines Matching +full:0 +full:x4230
13 #define AUDIO_TOP_CON2 0x0008
14 #define AUDIO_TOP_CON4 0x0010
15 #define AUDIO_ENGEN_CON0 0x0014
16 #define AFE_IRQ_MCU_EN 0x0100
17 #define AFE_IRQ_MCU_STATUS 0x0120
18 #define AFE_IRQ_MCU_CLR 0x0128
19 #define AFE_IRQ0_MCU_CFG0 0x0140
20 #define AFE_IRQ0_MCU_CFG1 0x0144
21 #define AFE_IRQ1_MCU_CFG0 0x0148
22 #define AFE_IRQ1_MCU_CFG1 0x014c
23 #define AFE_IRQ2_MCU_CFG0 0x0150
24 #define AFE_IRQ2_MCU_CFG1 0x0154
25 #define ETDM_IN5_CON0 0x13f0
26 #define ETDM_IN5_CON1 0x13f4
27 #define ETDM_IN5_CON2 0x13f8
28 #define ETDM_IN5_CON3 0x13fc
29 #define ETDM_IN5_CON4 0x1400
30 #define ETDM_OUT5_CON0 0x1570
31 #define ETDM_OUT5_CON4 0x1580
32 #define ETDM_OUT5_CON5 0x1584
33 #define ETDM_4_7_COWORK_CON0 0x15e0
34 #define ETDM_4_7_COWORK_CON1 0x15e4
35 #define AFE_CONN018_1 0x1b44
36 #define AFE_CONN018_4 0x1b50
37 #define AFE_CONN019_1 0x1b64
38 #define AFE_CONN019_4 0x1b70
39 #define AFE_CONN124_1 0x2884
40 #define AFE_CONN124_4 0x2890
41 #define AFE_CONN125_1 0x28a4
42 #define AFE_CONN125_4 0x28b0
43 #define AFE_CONN_RS_0 0x3920
44 #define AFE_CONN_RS_3 0x392c
45 #define AFE_CONN_16BIT_0 0x3960
46 #define AFE_CONN_16BIT_3 0x396c
47 #define AFE_CONN_24BIT_0 0x3980
48 #define AFE_CONN_24BIT_3 0x398c
49 #define AFE_MEMIF_CON0 0x3d98
50 #define AFE_MEMIF_RD_MON 0x3da0
51 #define AFE_MEMIF_WR_MON 0x3da4
52 #define AFE_DL0_BASE_MSB 0x3e40
53 #define AFE_DL0_BASE 0x3e44
54 #define AFE_DL0_CUR_MSB 0x3e48
55 #define AFE_DL0_CUR 0x3e4c
56 #define AFE_DL0_END_MSB 0x3e50
57 #define AFE_DL0_END 0x3e54
58 #define AFE_DL0_RCH_MON 0x3e58
59 #define AFE_DL0_LCH_MON 0x3e5c
60 #define AFE_DL0_CON0 0x3e60
61 #define AFE_VUL0_BASE_MSB 0x4220
62 #define AFE_VUL0_BASE 0x4224
63 #define AFE_VUL0_CUR_MSB 0x4228
64 #define AFE_VUL0_CUR 0x422c
65 #define AFE_VUL0_END_MSB 0x4230
66 #define AFE_VUL0_END 0x4234
67 #define AFE_VUL0_CON0 0x4238
70 #define AFE_IRQ_STATUS_BITS 0x7
71 #define AFE_IRQ_CNT_SHIFT 0
72 #define AFE_IRQ_CNT_MASK 0xffffff
87 #define AUD_26M_EN BIT(0)
88 #define AUD_26M_EN_MASK BIT(0)
92 #define DL0_ON_MASK 0x1
95 #define DL0_MINLEN_MASK 0xf
96 #define DL0_MINLEN_MASK_SFT (0xf << 20)
98 #define DL0_MODE_MASK 0x1f
99 #define DL0_MODE_MASK_SFT (0x1f << 8)
101 #define DL0_PBUF_SIZE_MASK 0x3
102 #define DL0_PBUF_SIZE_MASK_SFT (0x3 << 5)
104 #define DL0_MONO_MASK 0x1
107 #define DL0_HALIGN_MASK 0x1
109 #define DL0_HD_MODE_SFT 0
110 #define DL0_HD_MODE_MASK 0x3
111 #define DL0_HD_MODE_MASK_SFT (0x3 << 0)
115 #define VUL0_ON_MASK 0x1
118 #define VUL0_MODE_MASK 0x1f
119 #define VUL0_MODE_MASK_SFT (0x1f << 8)
121 #define VUL0_MONO_MASK 0x1
124 #define VUL0_HALIGN_MASK 0x1
126 #define VUL0_HD_MODE_SFT 0
127 #define VUL0_HD_MODE_MASK 0x3
128 #define VUL0_HD_MODE_MASK_SFT (0x3 << 0)
132 #define IRQ_MCU_MODE_MASK 0x1f
133 #define IRQ_MCU_MODE_MASK_SFT (0x1f << 4)
134 #define IRQ_MCU_ON_SFT 0
135 #define IRQ_MCU_ON_MASK 0x1
136 #define IRQ_MCU_ON_MASK_SFT BIT(0)
137 #define IRQ0_MCU_CLR_SFT 0
138 #define IRQ0_MCU_CLR_MASK 0x1
139 #define IRQ0_MCU_CLR_MASK_SFT BIT(0)
141 #define IRQ1_MCU_CLR_MASK 0x1
144 #define IRQ2_MCU_CLR_MASK 0x1
172 #define ETDM_EN BIT(0)
173 #define ETDM_EN_MASK BIT(0)
183 #define OUT_SEL_FS_SFT 0
184 #define OUT_SEL_FS_MASK GENMASK(4, 0)