275 	svga_wseq_mask(par->state.vgabase, 0x40, 0x02, 0x02);  in vt8623_set_pixclock()
276 	svga_wseq_mask(par->state.vgabase, 0x40, 0x00, 0x02);  in vt8623_set_pixclock()
431 	svga_wseq_mask(par->state.vgabase, 0x10, 0x01, 0x01);  in vt8623fb_set_par()
436 	svga_wseq_mask(par->state.vgabase, 0x01, 0x20, 0x20);  in vt8623fb_set_par()
460 	svga_wseq_mask(par->state.vgabase, 0x1E, 0xF0, 0xF0); // DI/DVP bus  in vt8623fb_set_par()
461 	svga_wseq_mask(par->state.vgabase, 0x2A, 0x0F, 0x0F); // DI/DVP bus  in vt8623fb_set_par()
462 	svga_wseq_mask(par->state.vgabase, 0x16, 0x08, 0xBF); // FIFO read threshold  in vt8623fb_set_par()
465 	svga_wseq_mask(par->state.vgabase, 0x1A, 0x08, 0x08); // enable MMIO ?  in vt8623fb_set_par()
482 		svga_wseq_mask(par->state.vgabase, 0x15, 0x00, 0xFE);  in vt8623fb_set_par()
488 		svga_wseq_mask(par->state.vgabase, 0x15, 0x20, 0xFE);  in vt8623fb_set_par()
493 		svga_wseq_mask(par->state.vgabase, 0x15, 0x00, 0xFE);  in vt8623fb_set_par()
498 		svga_wseq_mask(par->state.vgabase, 0x15, 0x22, 0xFE);  in vt8623fb_set_par()
502 		svga_wseq_mask(par->state.vgabase, 0x15, 0xB6, 0xFE);  in vt8623fb_set_par()
506 		svga_wseq_mask(par->state.vgabase, 0x15, 0xAE, 0xFE);  in vt8623fb_set_par()
525 	svga_wseq_mask(par->state.vgabase, 0x01, 0x00, 0x20);  in vt8623fb_set_par()
594 		svga_wseq_mask(par->state.vgabase, 0x01, 0x00, 0x20);  in vt8623fb_blank()
599 		svga_wseq_mask(par->state.vgabase, 0x01, 0x20, 0x20);  in vt8623fb_blank()
604 		svga_wseq_mask(par->state.vgabase, 0x01, 0x20, 0x20);  in vt8623fb_blank()
609 		svga_wseq_mask(par->state.vgabase, 0x01, 0x20, 0x20);  in vt8623fb_blank()
614 		svga_wseq_mask(par->state.vgabase, 0x01, 0x20, 0x20);  in vt8623fb_blank()