259 static inline void exar_write_reg(struct exar8250 *priv,  in exar_write_reg()  function
273 	exar_write_reg(priv, UART_EXAR_REGB, UART_EXAR_REGB_EECS);  in exar_ee_select()
280 	exar_write_reg(priv, UART_EXAR_REGB, 0x00);  in exar_ee_deselect()
291 	exar_write_reg(priv, UART_EXAR_REGB, value);  in exar_ee_write_bit()
297 	exar_write_reg(priv, UART_EXAR_REGB, value);  in exar_ee_write_bit()
307 	exar_write_reg(priv, UART_EXAR_REGB, value);  in exar_ee_read_bit()
313 	exar_write_reg(priv, UART_EXAR_REGB, value);  in exar_ee_read_bit()
392 	exar_write_reg(priv, tri_reg, value);  in exar_mpio_config_output()
396 	exar_write_reg(priv, sel_reg, value);  in exar_mpio_config_output()
434 	exar_write_reg(priv, lvl_reg, value);  in _exar_mpio_set()
922 	exar_write_reg(priv, CTI_FPGA_RS485_IO_REG, 0x01);  in cti_board_init_fpga()
1007 	exar_write_reg(priv, (offset + UART_EXAR_8XMODE), 0x00);  in cti_port_setup_xr17v35x()
1008 	exar_write_reg(priv, (offset + UART_EXAR_FCTR), UART_FCTR_EXAR_TRGD);  in cti_port_setup_xr17v35x()
1009 	exar_write_reg(priv, (offset + UART_EXAR_TXTRG), 128);  in cti_port_setup_xr17v35x()
1010 	exar_write_reg(priv, (offset + UART_EXAR_RXTRG), 128);  in cti_port_setup_xr17v35x()
1082 	exar_write_reg(priv, (offset + UART_EXAR_8XMODE), 0x00);  in cti_port_setup_xr17v25x()
1083 	exar_write_reg(priv, (offset + UART_EXAR_FCTR), UART_FCTR_EXAR_TRGD);  in cti_port_setup_xr17v25x()
1084 	exar_write_reg(priv, (offset + UART_EXAR_TXTRG), 32);  in cti_port_setup_xr17v25x()
1085 	exar_write_reg(priv, (offset + UART_EXAR_RXTRG), 32);  in cti_port_setup_xr17v25x()