63 #define PMC_CNTRL			0x0
74 #define PMC_WAKE_MASK			0x0c
75 #define PMC_WAKE_LEVEL			0x10
76 #define PMC_WAKE_STATUS			0x14
77 #define PMC_SW_WAKE_STATUS		0x18
78 #define PMC_DPD_PADS_ORIDE		0x1c
81 #define DPD_SAMPLE			0x020
82 #define  DPD_SAMPLE_ENABLE		BIT(0)
83 #define  DPD_SAMPLE_DISABLE		(0 << 0)
85 #define PWRGATE_TOGGLE			0x30
88 #define REMOVE_CLAMPING			0x34
90 #define PWRGATE_STATUS			0x38
92 #define PMC_BLINK_TIMER			0x40
93 #define PMC_IMPL_E_33V_PWR		0x40
95 #define PMC_PWR_DET			0x48
104 #define PMC_CPUPWRGOOD_TIMER		0xc8
105 #define PMC_CPUPWROFF_TIMER		0xcc
106 #define PMC_COREPWRGOOD_TIMER		0x3c
107 #define PMC_COREPWROFF_TIMER		0xe0
109 #define PMC_PWR_DET_VALUE		0xe4
111 #define PMC_USB_DEBOUNCE_DEL		0xec
112 #define PMC_USB_AO			0xf0
114 #define PMC_SCRATCH37			0x130
115 #define PMC_SCRATCH41			0x140
117 #define PMC_WAKE2_MASK			0x160
118 #define PMC_WAKE2_LEVEL			0x164
119 #define PMC_WAKE2_STATUS		0x168
120 #define PMC_SW_WAKE2_STATUS		0x16c
122 #define PMC_CLK_OUT_CNTRL		0x1a8
123 #define  PMC_CLK_OUT_MUX_MASK		GENMASK(1, 0)
124 #define PMC_SENSOR_CTRL			0x1b0
128 #define  PMC_RST_STATUS_POR		0
135 #define IO_DPD_REQ			0x1b8
136 #define  IO_DPD_REQ_CODE_IDLE		(0U << 30)
141 #define IO_DPD_STATUS			0x1bc
142 #define IO_DPD2_REQ			0x1c0
143 #define IO_DPD2_STATUS			0x1c4
144 #define SEL_DPD_TIM			0x1c8
146 #define PMC_UTMIP_UHSIC_TRIGGERS	0x1ec
147 #define PMC_UTMIP_UHSIC_SAVED_STATE	0x1f0
149 #define PMC_UTMIP_TERM_PAD_CFG		0x1f8
150 #define PMC_UTMIP_UHSIC_SLEEP_CFG	0x1fc
151 #define PMC_UTMIP_UHSIC_FAKE		0x218
153 #define PMC_SCRATCH54			0x258
155 #define  PMC_SCRATCH54_ADDR_SHIFT	0
157 #define PMC_SCRATCH55			0x25c
163 #define  PMC_SCRATCH55_I2CSLV1_SHIFT	0
165 #define  PMC_UTMIP_UHSIC_LINE_WAKEUP	0x26c
167 #define PMC_UTMIP_BIAS_MASTER_CNTRL	0x270
168 #define PMC_UTMIP_MASTER_CONFIG		0x274
169 #define PMC_UTMIP_UHSIC2_TRIGGERS	0x27c
170 #define PMC_UTMIP_MASTER2_CONFIG	0x29c
172 #define GPU_RG_CNTRL			0x2d4
174 #define PMC_UTMIP_PAD_CFG0		0x4c0
175 #define PMC_UTMIP_UHSIC_SLEEP_CFG1	0x4d0
176 #define PMC_UTMIP_SLEEPWALK_P3		0x4e0
178 #define WAKE_AOWAKE_CNTRL(x) (0x000 + ((x) << 2))
181 #define WAKE_AOWAKE_MASK_W(x) (0x180 + ((x) << 2))
182 #define WAKE_AOWAKE_MASK_R(x) (0x300 + ((x) << 2))
183 #define WAKE_AOWAKE_STATUS_W(x) (0x30c + ((x) << 2))
184 #define WAKE_AOWAKE_STATUS_R(x) (0x48c + ((x) << 2))
185 #define WAKE_AOWAKE_TIER0_ROUTING(x) (0x4b4 + ((x) << 2))
186 #define WAKE_AOWAKE_TIER1_ROUTING(x) (0x4c0 + ((x) << 2))
187 #define WAKE_AOWAKE_TIER2_ROUTING(x) (0x4cc + ((x) << 2))
188 #define WAKE_AOWAKE_SW_STATUS_W_0	0x49c
189 #define WAKE_AOWAKE_SW_STATUS(x)	(0x4a0 + ((x) << 2))
190 #define WAKE_LATCH_SW			0x498
192 #define WAKE_AOWAKE_CTRL 0x4f4
193 #define  WAKE_AOWAKE_CTRL_INTR_POLARITY BIT(0)
198 #define TEGRA_SMC_PMC		0xc2fffe00
199 #define  TEGRA_SMC_PMC_READ	0xaa
200 #define  TEGRA_SMC_PMC_WRITE	0xbb
309 		.irq = 0,				\
331 		.irq = 0,				\
489 		arm_smccc_smc(TEGRA_SMC_PMC, TEGRA_SMC_PMC_READ, offset, 0, 0,  in tegra_pmc_readl()
490 			      0, 0, 0, &res);  in tegra_pmc_readl()
513 			      value, 0, 0, 0, 0, &res);  in tegra_pmc_writel()
552 		return (tegra_pmc_readl(pmc, GPU_RG_CNTRL) & 0x1) == 0;  in tegra_powergate_state()
554 		return (tegra_pmc_readl(pmc, PWRGATE_STATUS) & BIT(id)) != 0;  in tegra_powergate_state()
574 	for (i = 0; i < pmc->soc->num_powergates; i++) {  in tegra_powergate_lookup()
639 	return 0;  in tegra114_powergate_set()
660 		return 0;  in tegra_powergate_set()
683 			tegra_pmc_writel(pmc, 0, GPU_RG_CNTRL);  in __tegra_powergate_remove_clamping()
704 	return 0;  in __tegra_powergate_remove_clamping()
713 	for (i = 0; i < pg->num_clks; i++) {  in tegra_powergate_prepare_clocks()
735 	return 0;  in tegra_powergate_prepare_clocks()
749 	for (i = 0; i < pg->num_clks; i++) {  in tegra_powergate_unprepare_clocks()
755 	return 0;  in tegra_powergate_unprepare_clocks()
762 	for (i = 0; i < pg->num_clks; i++)  in tegra_powergate_disable_clocks()
771 	for (i = 0; i < pg->num_clks; i++) {  in tegra_powergate_enable_clocks()
777 	return 0;  in tegra_powergate_enable_clocks()
798 	if (err < 0)  in tegra_powergate_power_up()
837 	return 0;  in tegra_powergate_power_up()
884 	return 0;  in tegra_powergate_power_down()
927 	if (err < 0) {  in tegra_genpd_power_off()
1066 	if (id < 0)  in tegra_pmc_cpu_is_powered()
1081 	if (id < 0)  in tegra_pmc_cpu_power_on()
1096 	if (id < 0)  in tegra_pmc_cpu_remove_clamping()
1110 		if (strcmp(cmd, "recovery") == 0)  in tegra_pmc_program_reboot_reason()
1113 		if (strcmp(cmd, "bootloader") == 0)  in tegra_pmc_program_reboot_reason()
1116 		if (strcmp(cmd, "forced-recovery") == 0)  in tegra_pmc_program_reboot_reason()
1161 		const u32 go_to_charger_mode = 0xa5a55a5a;  in tegra_pmc_power_off_handler()
1178 	for (i = 0; i < pmc->soc->num_powergates; i++) {  in powergate_show()
1180 		if (status < 0)  in powergate_show()
1187 	return 0;  in powergate_show()
1200 	if (count == 0)  in tegra_powergate_of_get_clks()
1213 	for (i = 0; i < count; i++) {  in tegra_powergate_of_get_clks()
1223 	return 0;  in tegra_powergate_of_get_clks()
1249 	if (err < 0) {  in tegra_powergate_of_get_resets()
1258 		if (err < 0)  in tegra_powergate_of_get_resets()
1277 	int id, err = 0;  in tegra_powergate_add()
1285 	if (id < 0) {  in tegra_powergate_add()
1306 	if (err < 0) {  in tegra_powergate_add()
1312 	if (err < 0) {  in tegra_powergate_add()
1325 	if (err < 0) {  in tegra_powergate_add()
1332 	if (err < 0) {  in tegra_powergate_add()
1340 	return 0;  in tegra_powergate_add()
1394 	return 0;  in tegra_pmc_core_pd_set_performance_state()
1429 	return 0;  in tegra_pmc_core_pd_add()
1442 	int err = 0;  in tegra_powergate_init()
1458 		return 0;  in tegra_powergate_init()
1462 		if (err < 0)  in tegra_powergate_init()
1467 					       0, &parent_args))  in tegra_powergate_init()
1471 		child_args.args_count = 0;  in tegra_powergate_init()
1533 	for (i = 0; i < pmc->soc->num_io_pads; i++)  in tegra_io_pad_find()
1570 	return 0;  in tegra_io_pad_prepare()
1583 			return 0;  in tegra_io_pad_poll()
1601  * Returns: 0 on success or a negative error code on failure.
1619 	if (err < 0) {  in tegra_io_pad_power_enable()
1626 	err = tegra_io_pad_poll(pmc, status, mask, 0, 250);  in tegra_io_pad_power_enable()
1627 	if (err < 0) {  in tegra_io_pad_power_enable()
1644  * Returns: 0 on success or a negative error code on failure.
1662 	if (err < 0) {  in tegra_io_pad_power_disable()
1670 	if (err < 0) {  in tegra_io_pad_power_disable()
1751 	return 0;  in tegra_io_pad_set_voltage()
1771 	if ((value & BIT(pad->voltage)) == 0)  in tegra_io_pad_get_voltage()
1793 	unsigned long long rate = 0;  in tegra_pmc_enter_suspend_mode()
1810 	if (WARN_ON_ONCE(rate == 0))  in tegra_pmc_enter_suspend_mode()
1836 		case 0:  in tegra_pmc_parse_dt()
1870 	pmc->core_osc_time = values[0];  in tegra_pmc_parse_dt()
1895 	pmc->lp0_vec_phys = values[0];  in tegra_pmc_parse_dt()
1898 	return 0;  in tegra_pmc_parse_dt()
1903 	if (pmc->soc->max_wake_events > 0) {  in tegra_pmc_init()
1924 	return 0;  in tegra_pmc_init()
1965 		pinmux = 0;  in tegra_pmc_init_tsense_reset()
1984 	checksum = reg_addr + reg_data + (value & 0xff) + ((value >> 8) & 0xff)  in tegra_pmc_init_tsense_reset()
1985 		+ ((value >> 24) & 0xff);  in tegra_pmc_init_tsense_reset()
1986 	checksum &= 0xff;  in tegra_pmc_init_tsense_reset()
1987 	checksum = 0x100 - checksum;  in tegra_pmc_init_tsense_reset()
2028 	return 0;  in tegra_io_pad_pinctrl_get_group_pins()
2055 		if (ret < 0)  in tegra_io_pad_pinconf_get()
2063 		if (ret < 0)  in tegra_io_pad_pinconf_get()
2075 	return 0;  in tegra_io_pad_pinconf_get()
2093 	for (i = 0; i < num_configs; ++i) {  in tegra_io_pad_pinconf_set()
2119 	return 0;  in tegra_io_pad_pinconf_set()
2138 		return 0;  in tegra_pmc_pinctrl_init()
2153 	return 0;  in tegra_pmc_pinctrl_init()
2193 	int err = 0;  in tegra_pmc_reset_sysfs_init()
2197 		if (err < 0)  in tegra_pmc_reset_sysfs_init()
2205 		if (err < 0)  in tegra_pmc_reset_sysfs_init()
2220 	*hwirq = fwspec->param[0];  in tegra_pmc_irq_translate()
2223 	return 0;  in tegra_pmc_irq_translate()
2233 	int err = 0;  in tegra_pmc_irq_alloc()
2238 	for (i = 0; i < soc->num_wake_events; i++) {  in tegra_pmc_irq_alloc()
2245 			if (event->id != fwspec->param[0])  in tegra_pmc_irq_alloc()
2251 			if (err < 0)  in tegra_pmc_irq_alloc()
2255 			if (event->irq == 0) {  in tegra_pmc_irq_alloc()
2262 			spec.param[0] = GIC_SPI;  in tegra_pmc_irq_alloc()
2274 			if (event->gpio.instance != fwspec->param[0] ||  in tegra_pmc_irq_alloc()
2312 	tegra_pmc_writel(pmc, 0, PMC_SW_WAKE_STATUS);  in tegra210_pmc_irq_set_wake()
2313 	tegra_pmc_writel(pmc, 0, PMC_SW_WAKE2_STATUS);  in tegra210_pmc_irq_set_wake()
2315 	tegra_pmc_writel(pmc, 0, PMC_WAKE_STATUS);  in tegra210_pmc_irq_set_wake()
2316 	tegra_pmc_writel(pmc, 0, PMC_WAKE2_STATUS);  in tegra210_pmc_irq_set_wake()
2333 	return 0;  in tegra210_pmc_irq_set_wake()
2373 	return 0;  in tegra210_pmc_irq_set_type()
2384 	dev_dbg(pmc->dev, "WAKE_AOWAKE_CNTRL_83 = 0x%x\n", value);  in tegra186_pmc_set_wake_filters()
2397 	writel(0x1, pmc->wake + WAKE_AOWAKE_STATUS_W(data->hwirq));  in tegra186_pmc_irq_set_wake()
2412 	return 0;  in tegra186_pmc_irq_set_wake()
2449 	return 0;  in tegra186_pmc_irq_set_type()
2492 		return 0;  in tegra_pmc_irq_init()
2502 	pmc->domain = irq_domain_add_hierarchy(parent, 0, 96, pmc->dev->of_node,  in tegra_pmc_irq_init()
2509 	return 0;  in tegra_pmc_irq_init()
2568 	return 0;  in pmc_clk_mux_set_parent()
2578 	return val ? 1 : 0;  in pmc_clk_is_enabled()
2597 	return 0;  in pmc_clk_enable()
2604 	pmc_clk_set_state(clk->offs, clk->force_en_shift, 0);  in pmc_clk_disable()
2647 	return tegra_pmc_readl(pmc, gate->offs) & BIT(gate->shift) ? 1 : 0;  in pmc_clk_gate_is_enabled()
2656 	return 0;  in pmc_clk_gate_enable()
2663 	pmc_clk_set_state(gate->offs, gate->shift, 0);  in pmc_clk_gate_disable()
2688 	init.flags = 0;  in tegra_pmc_clk_gate_register()
2723 	for (i = 0; i < TEGRA_PMC_CLK_MAX; i++)  in tegra_pmc_clock_register()
2726 	for (i = 0; i < pmc->soc->num_pmc_clks; i++) {  in tegra_pmc_clock_register()
2750 		tegra_pmc_writel(pmc, 0x0, PMC_BLINK_TIMER);  in tegra_pmc_clock_register()
2812 	return 0;  in tegra_pmc_regmap_readl()
2820 	return 0;  in tegra_pmc_regmap_writel()
2849 	return 0;  in tegra_pmc_regmap_init()
2872 	if (err < 0)  in tegra_pmc_probe()
2881 	base = devm_platform_ioremap_resource(pdev, 0);  in tegra_pmc_probe()
2975 	if (err < 0) {  in tegra_pmc_probe()
2989 	if (err < 0)  in tegra_pmc_probe()
2993 	if (err < 0)  in tegra_pmc_probe()
2997 	if (err < 0)  in tegra_pmc_probe()
3015 	return 0;  in tegra_pmc_probe()
3054 	for (i = 0; i < pmc->soc->max_wake_events; i++)  in wke_write_wake_levels()
3068 	for (i = 0; i < pmc->soc->max_wake_events; i++)  in wke_read_sw_wake_status()
3069 		wke_write_wake_level(pmc, i, 0);  in wke_read_sw_wake_status()
3078 	 * the polarity of the wake level from 0->1 while latching to force  in wke_read_sw_wake_status()
3081 	for (i = 0; i < pmc->soc->max_wake_events; i++)  in wke_read_sw_wake_status()
3091 	wke_32kwritel(pmc, 0, WAKE_LATCH_SW);  in wke_read_sw_wake_status()
3095 	for (i = 0; i < pmc->soc->max_wake_vectors; i++) {  in wke_read_sw_wake_status()
3109 	for (i = 0; i < pmc->soc->max_wake_vectors; i++) {  in wke_clear_wake_status()
3114 			wke_32kwritel(pmc, 0x1, WAKE_AOWAKE_STATUS_W((i * 32) + wake));  in wke_clear_wake_status()
3149 	for (i = 0; i < pmc->soc->max_wake_vectors; i++) {  in tegra186_pmc_wake_syscore_resume()
3173 	return 0;  in tegra186_pmc_wake_syscore_suspend()
3183 	return 0;  in tegra_pmc_suspend()
3190 	tegra_pmc_writel(pmc, 0x0, PMC_SCRATCH41);  in tegra_pmc_resume()
3192 	return 0;  in tegra_pmc_resume()
3210 	.scratch0 = 0x50,
3211 	.rst_status = 0x1b4,
3212 	.rst_source_shift = 0x0,
3213 	.rst_source_mask = 0x7,
3214 	.rst_level_shift = 0x0,
3215 	.rst_level_mask = 0x0,
3252 		tegra_pmc_writel(pmc, ((osc << 8) & 0xff00) | (pmu & 0xff),  in tegra20_pmc_init()
3278 	.num_cpu_powergates = 0,
3285 	.num_io_pads = 0,
3287 	.num_pin_descs = 0,
3294 	.num_reset_sources = 0,
3296 	.num_reset_levels = 0,
3298 	.num_pmc_clks = 0,
3347 	.num_io_pads = 0,
3349 	.num_pin_descs = 0,
3358 	.num_reset_levels = 0,
3405 	.num_io_pads = 0,
3407 	.num_pin_descs = 0,
3416 	.num_reset_levels = 0,
3474 	TEGRA_IO_PAD(TEGRA_IO_PAD_AUDIO, 17, 0x1b8, 0x1bc, UINT_MAX, "audio"),
3475 	TEGRA_IO_PAD(TEGRA_IO_PAD_BB, 15, 0x1b8, 0x1bc, UINT_MAX, "bb"),
3476 	TEGRA_IO_PAD(TEGRA_IO_PAD_CAM, 4, 0x1c0, 0x1c4, UINT_MAX, "cam"),
3477 	TEGRA_IO_PAD(TEGRA_IO_PAD_COMP, 22, 0x1b8, 0x1bc, UINT_MAX, "comp"),
3478 	TEGRA_IO_PAD(TEGRA_IO_PAD_CSIA, 0, 0x1b8, 0x1bc, UINT_MAX, "csia"),
3479 	TEGRA_IO_PAD(TEGRA_IO_PAD_CSIB, 1, 0x1b8, 0x1bc, UINT_MAX, "csib"),
3480 	TEGRA_IO_PAD(TEGRA_IO_PAD_CSIE, 12, 0x1c0, 0x1c4, UINT_MAX, "csie"),
3481 	TEGRA_IO_PAD(TEGRA_IO_PAD_DSI, 2, 0x1b8, 0x1bc, UINT_MAX, "dsi"),
3482 	TEGRA_IO_PAD(TEGRA_IO_PAD_DSIB, 7, 0x1c0, 0x1c4, UINT_MAX, "dsib"),
3483 	TEGRA_IO_PAD(TEGRA_IO_PAD_DSIC, 8, 0x1c0, 0x1c4, UINT_MAX, "dsic"),
3484 	TEGRA_IO_PAD(TEGRA_IO_PAD_DSID, 9, 0x1c0, 0x1c4, UINT_MAX, "dsid"),
3485 	TEGRA_IO_PAD(TEGRA_IO_PAD_HDMI, 28, 0x1b8, 0x1bc, UINT_MAX, "hdmi"),
3486 	TEGRA_IO_PAD(TEGRA_IO_PAD_HSIC, 19, 0x1b8, 0x1bc, UINT_MAX, "hsic"),
3487 	TEGRA_IO_PAD(TEGRA_IO_PAD_HV, 6, 0x1c0, 0x1c4, UINT_MAX, "hv"),
3488 	TEGRA_IO_PAD(TEGRA_IO_PAD_LVDS, 25, 0x1c0, 0x1c4, UINT_MAX, "lvds"),
3489 	TEGRA_IO_PAD(TEGRA_IO_PAD_MIPI_BIAS, 3, 0x1b8, 0x1bc, UINT_MAX, "mipi-bias"),
3490 	TEGRA_IO_PAD(TEGRA_IO_PAD_NAND, 13, 0x1b8, 0x1bc, UINT_MAX, "nand"),
3491 	TEGRA_IO_PAD(TEGRA_IO_PAD_PEX_BIAS, 4, 0x1b8, 0x1bc, UINT_MAX, "pex-bias"),
3492 	TEGRA_IO_PAD(TEGRA_IO_PAD_PEX_CLK1, 5, 0x1b8, 0x1bc, UINT_MAX, "pex-clk1"),
3493 	TEGRA_IO_PAD(TEGRA_IO_PAD_PEX_CLK2, 6, 0x1b8, 0x1bc, UINT_MAX, "pex-clk2"),
3494 	TEGRA_IO_PAD(TEGRA_IO_PAD_PEX_CNTRL, 0, 0x1c0, 0x1c4, UINT_MAX, "pex-cntrl"),
3495 	TEGRA_IO_PAD(TEGRA_IO_PAD_SDMMC1, 1, 0x1c0, 0x1c4, UINT_MAX, "sdmmc1"),
3496 	TEGRA_IO_PAD(TEGRA_IO_PAD_SDMMC3, 2, 0x1c0, 0x1c4, UINT_MAX, "sdmmc3"),
3497 	TEGRA_IO_PAD(TEGRA_IO_PAD_SDMMC4, 3, 0x1c0, 0x1c4, UINT_MAX, "sdmmc4"),
3498 	TEGRA_IO_PAD(TEGRA_IO_PAD_SYS_DDC, 26, 0x1c0, 0x1c4, UINT_MAX, "sys_ddc"),
3499 	TEGRA_IO_PAD(TEGRA_IO_PAD_UART, 14, 0x1b8, 0x1bc, UINT_MAX, "uart"),
3500 	TEGRA_IO_PAD(TEGRA_IO_PAD_USB0, 9, 0x1b8, 0x1bc, UINT_MAX, "usb0"),
3501 	TEGRA_IO_PAD(TEGRA_IO_PAD_USB1, 10, 0x1b8, 0x1bc, UINT_MAX, "usb1"),
3502 	TEGRA_IO_PAD(TEGRA_IO_PAD_USB2, 11, 0x1b8, 0x1bc, UINT_MAX, "usb2"),
3503 	TEGRA_IO_PAD(TEGRA_IO_PAD_USB_BIAS, 12, 0x1b8, 0x1bc, UINT_MAX, "usb_bias"),
3561 	.num_reset_levels = 0,
3604 	TEGRA_IO_PAD(TEGRA_IO_PAD_AUDIO, 17, 0x1b8, 0x1bc, 5, "audio"),
3605 	TEGRA_IO_PAD(TEGRA_IO_PAD_AUDIO_HV, 29, 0x1c0, 0x1c4, 18, "audio-hv"),
3606 	TEGRA_IO_PAD(TEGRA_IO_PAD_CAM, 4, 0x1c0, 0x1c4, 10, "cam"),
3607 	TEGRA_IO_PAD(TEGRA_IO_PAD_CSIA, 0, 0x1b8, 0x1bc, UINT_MAX, "csia"),
3608 	TEGRA_IO_PAD(TEGRA_IO_PAD_CSIB, 1, 0x1b8, 0x1bc, UINT_MAX, "csib"),
3609 	TEGRA_IO_PAD(TEGRA_IO_PAD_CSIC, 10, 0x1c0, 0x1c4, UINT_MAX, "csic"),
3610 	TEGRA_IO_PAD(TEGRA_IO_PAD_CSID, 11, 0x1c0, 0x1c4, UINT_MAX, "csid"),
3611 	TEGRA_IO_PAD(TEGRA_IO_PAD_CSIE, 12, 0x1c0, 0x1c4, UINT_MAX, "csie"),
3612 	TEGRA_IO_PAD(TEGRA_IO_PAD_CSIF, 13, 0x1c0, 0x1c4, UINT_MAX, "csif"),
3613 	TEGRA_IO_PAD(TEGRA_IO_PAD_DBG, 25, 0x1b8, 0x1bc, 19, "dbg"),
3614 	TEGRA_IO_PAD(TEGRA_IO_PAD_DEBUG_NONAO, 26, 0x1b8, 0x1bc, UINT_MAX, "debug-nonao"),
3615 	TEGRA_IO_PAD(TEGRA_IO_PAD_DMIC, 18, 0x1c0, 0x1c4, 20, "dmic"),
3616 	TEGRA_IO_PAD(TEGRA_IO_PAD_DP, 19, 0x1c0, 0x1c4, UINT_MAX, "dp"),
3617 	TEGRA_IO_PAD(TEGRA_IO_PAD_DSI, 2, 0x1b8, 0x1bc, UINT_MAX, "dsi"),
3618 	TEGRA_IO_PAD(TEGRA_IO_PAD_DSIB, 7, 0x1c0, 0x1c4, UINT_MAX, "dsib"),
3619 	TEGRA_IO_PAD(TEGRA_IO_PAD_DSIC, 8, 0x1c0, 0x1c4, UINT_MAX, "dsic"),
3620 	TEGRA_IO_PAD(TEGRA_IO_PAD_DSID, 9, 0x1c0, 0x1c4, UINT_MAX, "dsid"),
3621 	TEGRA_IO_PAD(TEGRA_IO_PAD_EMMC, 3, 0x1c0, 0x1c4, UINT_MAX, "emmc"),
3622 	TEGRA_IO_PAD(TEGRA_IO_PAD_EMMC2, 5, 0x1c0, 0x1c4, UINT_MAX, "emmc2"),
3623 	TEGRA_IO_PAD(TEGRA_IO_PAD_GPIO, 27, 0x1b8, 0x1bc, 21, "gpio"),
3624 	TEGRA_IO_PAD(TEGRA_IO_PAD_HDMI, 28, 0x1b8, 0x1bc, UINT_MAX, "hdmi"),
3625 	TEGRA_IO_PAD(TEGRA_IO_PAD_HSIC, 19, 0x1b8, 0x1bc, UINT_MAX, "hsic"),
3626 	TEGRA_IO_PAD(TEGRA_IO_PAD_LVDS, 25, 0x1c0, 0x1c4, UINT_MAX, "lvds"),
3627 	TEGRA_IO_PAD(TEGRA_IO_PAD_MIPI_BIAS, 3, 0x1b8, 0x1bc, UINT_MAX, "mipi-bias"),
3628 	TEGRA_IO_PAD(TEGRA_IO_PAD_PEX_BIAS, 4, 0x1b8, 0x1bc, UINT_MAX, "pex-bias"),
3629 	TEGRA_IO_PAD(TEGRA_IO_PAD_PEX_CLK1, 5, 0x1b8, 0x1bc, UINT_MAX, "pex-clk1"),
3630 	TEGRA_IO_PAD(TEGRA_IO_PAD_PEX_CLK2, 6, 0x1b8, 0x1bc, UINT_MAX, "pex-clk2"),
3632 	TEGRA_IO_PAD(TEGRA_IO_PAD_SDMMC1, 1, 0x1c0, 0x1c4, 12, "sdmmc1"),
3633 	TEGRA_IO_PAD(TEGRA_IO_PAD_SDMMC3, 2, 0x1c0, 0x1c4, 13, "sdmmc3"),
3634 	TEGRA_IO_PAD(TEGRA_IO_PAD_SPI, 14, 0x1c0, 0x1c4, 22, "spi"),
3635 	TEGRA_IO_PAD(TEGRA_IO_PAD_SPI_HV, 15, 0x1c0, 0x1c4, 23, "spi-hv"),
3636 	TEGRA_IO_PAD(TEGRA_IO_PAD_UART, 14, 0x1b8, 0x1bc, 2, "uart"),
3637 	TEGRA_IO_PAD(TEGRA_IO_PAD_USB0, 9, 0x1b8, 0x1bc, UINT_MAX, "usb0"),
3638 	TEGRA_IO_PAD(TEGRA_IO_PAD_USB1, 10, 0x1b8, 0x1bc, UINT_MAX, "usb1"),
3639 	TEGRA_IO_PAD(TEGRA_IO_PAD_USB2, 11, 0x1b8, 0x1bc, UINT_MAX, "usb2"),
3640 	TEGRA_IO_PAD(TEGRA_IO_PAD_USB3, 18, 0x1b8, 0x1bc, UINT_MAX, "usb3"),
3641 	TEGRA_IO_PAD(TEGRA_IO_PAD_USB_BIAS, 12, 0x1b8, 0x1bc, UINT_MAX, "usb-bias"),
3723 	.num_reset_levels = 0,
3734 	TEGRA_IO_PAD(TEGRA_IO_PAD_CSIA, 0, 0x74, 0x78, UINT_MAX, "csia"),
3735 	TEGRA_IO_PAD(TEGRA_IO_PAD_CSIB, 1, 0x74, 0x78, UINT_MAX, "csib"),
3736 	TEGRA_IO_PAD(TEGRA_IO_PAD_DSI, 2, 0x74, 0x78, UINT_MAX, "dsi"),
3737 	TEGRA_IO_PAD(TEGRA_IO_PAD_MIPI_BIAS, 3, 0x74, 0x78, UINT_MAX, "mipi-bias"),
3738 	TEGRA_IO_PAD(TEGRA_IO_PAD_PEX_CLK_BIAS, 4, 0x74, 0x78, UINT_MAX, "pex-clk-bias"),
3739 	TEGRA_IO_PAD(TEGRA_IO_PAD_PEX_CLK3, 5, 0x74, 0x78, UINT_MAX, "pex-clk3"),
3740 	TEGRA_IO_PAD(TEGRA_IO_PAD_PEX_CLK2, 6, 0x74, 0x78, UINT_MAX, "pex-clk2"),
3741 	TEGRA_IO_PAD(TEGRA_IO_PAD_PEX_CLK1, 7, 0x74, 0x78, UINT_MAX, "pex-clk1"),
3742 	TEGRA_IO_PAD(TEGRA_IO_PAD_USB0, 9, 0x74, 0x78, UINT_MAX, "usb0"),
3743 	TEGRA_IO_PAD(TEGRA_IO_PAD_USB1, 10, 0x74, 0x78, UINT_MAX, "usb1"),
3744 	TEGRA_IO_PAD(TEGRA_IO_PAD_USB2, 11, 0x74, 0x78, UINT_MAX, "usb2"),
3745 	TEGRA_IO_PAD(TEGRA_IO_PAD_USB_BIAS, 12, 0x74, 0x78, UINT_MAX, "usb-bias"),
3746 	TEGRA_IO_PAD(TEGRA_IO_PAD_UART, 14, 0x74, 0x78, UINT_MAX, "uart"),
3747 	TEGRA_IO_PAD(TEGRA_IO_PAD_AUDIO, 17, 0x74, 0x78, UINT_MAX, "audio"),
3748 	TEGRA_IO_PAD(TEGRA_IO_PAD_HSIC, 19, 0x74, 0x78, UINT_MAX, "hsic"),
3749 	TEGRA_IO_PAD(TEGRA_IO_PAD_DBG, 25, 0x74, 0x78, UINT_MAX, "dbg"),
3750 	TEGRA_IO_PAD(TEGRA_IO_PAD_HDMI_DP0, 28, 0x74, 0x78, UINT_MAX, "hdmi-dp0"),
3751 	TEGRA_IO_PAD(TEGRA_IO_PAD_HDMI_DP1, 29, 0x74, 0x78, UINT_MAX, "hdmi-dp1"),
3752 	TEGRA_IO_PAD(TEGRA_IO_PAD_PEX_CNTRL, 0, 0x7c, 0x80, UINT_MAX, "pex-cntrl"),
3753 	TEGRA_IO_PAD(TEGRA_IO_PAD_SDMMC2_HV, 2, 0x7c, 0x80, 5, "sdmmc2-hv"),
3754 	TEGRA_IO_PAD(TEGRA_IO_PAD_SDMMC4, 4, 0x7c, 0x80, UINT_MAX, "sdmmc4"),
3755 	TEGRA_IO_PAD(TEGRA_IO_PAD_CAM, 6, 0x7c, 0x80, UINT_MAX, "cam"),
3756 	TEGRA_IO_PAD(TEGRA_IO_PAD_DSIB, 8, 0x7c, 0x80, UINT_MAX, "dsib"),
3757 	TEGRA_IO_PAD(TEGRA_IO_PAD_DSIC, 9, 0x7c, 0x80, UINT_MAX, "dsic"),
3758 	TEGRA_IO_PAD(TEGRA_IO_PAD_DSID, 10, 0x7c, 0x80, UINT_MAX, "dsid"),
3759 	TEGRA_IO_PAD(TEGRA_IO_PAD_CSIC, 11, 0x7c, 0x80, UINT_MAX, "csic"),
3760 	TEGRA_IO_PAD(TEGRA_IO_PAD_CSID, 12, 0x7c, 0x80, UINT_MAX, "csid"),
3761 	TEGRA_IO_PAD(TEGRA_IO_PAD_CSIE, 13, 0x7c, 0x80, UINT_MAX, "csie"),
3762 	TEGRA_IO_PAD(TEGRA_IO_PAD_CSIF, 14, 0x7c, 0x80, UINT_MAX, "csif"),
3763 	TEGRA_IO_PAD(TEGRA_IO_PAD_SPI, 15, 0x7c, 0x80, UINT_MAX, "spi"),
3764 	TEGRA_IO_PAD(TEGRA_IO_PAD_UFS, 17, 0x7c, 0x80, UINT_MAX, "ufs"),
3765 	TEGRA_IO_PAD(TEGRA_IO_PAD_DMIC_HV, 20, 0x7c, 0x80, 2, "dmic-hv"),
3766 	TEGRA_IO_PAD(TEGRA_IO_PAD_EDP, 21, 0x7c, 0x80, UINT_MAX, "edp"),
3767 	TEGRA_IO_PAD(TEGRA_IO_PAD_SDMMC1_HV, 23, 0x7c, 0x80, 4, "sdmmc1-hv"),
3768 	TEGRA_IO_PAD(TEGRA_IO_PAD_SDMMC3_HV, 24, 0x7c, 0x80, 6, "sdmmc3-hv"),
3769 	TEGRA_IO_PAD(TEGRA_IO_PAD_CONN, 28, 0x7c, 0x80, UINT_MAX, "conn"),
3770 	TEGRA_IO_PAD(TEGRA_IO_PAD_AUDIO_HV, 29, 0x7c, 0x80, 1, "audio-hv"),
3771 	TEGRA_IO_PAD(TEGRA_IO_PAD_AO_HV, UINT_MAX, UINT_MAX, UINT_MAX, 0, "ao-hv"),
3816 	.scratch0 = 0x2000,
3817 	.rst_status = 0x70,
3818 	.rst_source_shift = 0x2,
3819 	.rst_source_mask = 0x3c,
3820 	.rst_level_shift = 0x0,
3821 	.rst_level_mask = 0x3,
3842 	if (index < 0) {  in tegra186_pmc_setup_irq_polarity()
3891 	TEGRA_WAKE_GPIO("power", 29, 1, TEGRA186_AON_GPIO(FF, 0)),
3897 	.num_powergates = 0,
3899 	.num_cpu_powergates = 0,
3925 	.num_pmc_clks = 0,
3932 	TEGRA_IO_PAD(TEGRA_IO_PAD_CSIA, 0, 0x74, 0x78, UINT_MAX, "csia"),
3933 	TEGRA_IO_PAD(TEGRA_IO_PAD_CSIB, 1, 0x74, 0x78, UINT_MAX, "csib"),
3934 	TEGRA_IO_PAD(TEGRA_IO_PAD_MIPI_BIAS, 3, 0x74, 0x78, UINT_MAX, "mipi-bias"),
3935 	TEGRA_IO_PAD(TEGRA_IO_PAD_PEX_CLK_BIAS, 4, 0x74, 0x78, UINT_MAX, "pex-clk-bias"),
3936 	TEGRA_IO_PAD(TEGRA_IO_PAD_PEX_CLK3, 5, 0x74, 0x78, UINT_MAX, "pex-clk3"),
3937 	TEGRA_IO_PAD(TEGRA_IO_PAD_PEX_CLK2, 6, 0x74, 0x78, UINT_MAX, "pex-clk2"),
3938 	TEGRA_IO_PAD(TEGRA_IO_PAD_PEX_CLK1, 7, 0x74, 0x78, UINT_MAX, "pex-clk1"),
3939 	TEGRA_IO_PAD(TEGRA_IO_PAD_EQOS, 8, 0x74, 0x78, UINT_MAX, "eqos"),
3940 	TEGRA_IO_PAD(TEGRA_IO_PAD_PEX_CLK_2_BIAS, 9, 0x74, 0x78, UINT_MAX, "pex-clk-2-bias"),
3941 	TEGRA_IO_PAD(TEGRA_IO_PAD_PEX_CLK_2, 10, 0x74, 0x78, UINT_MAX, "pex-clk-2"),
3942 	TEGRA_IO_PAD(TEGRA_IO_PAD_DAP3, 11, 0x74, 0x78, UINT_MAX, "dap3"),
3943 	TEGRA_IO_PAD(TEGRA_IO_PAD_DAP5, 12, 0x74, 0x78, UINT_MAX, "dap5"),
3944 	TEGRA_IO_PAD(TEGRA_IO_PAD_UART, 14, 0x74, 0x78, UINT_MAX, "uart"),
3945 	TEGRA_IO_PAD(TEGRA_IO_PAD_PWR_CTL, 15, 0x74, 0x78, UINT_MAX, "pwr-ctl"),
3946 	TEGRA_IO_PAD(TEGRA_IO_PAD_SOC_GPIO53, 16, 0x74, 0x78, UINT_MAX, "soc-gpio53"),
3947 	TEGRA_IO_PAD(TEGRA_IO_PAD_AUDIO, 17, 0x74, 0x78, UINT_MAX, "audio"),
3948 	TEGRA_IO_PAD(TEGRA_IO_PAD_GP_PWM2, 18, 0x74, 0x78, UINT_MAX, "gp-pwm2"),
3949 	TEGRA_IO_PAD(TEGRA_IO_PAD_GP_PWM3, 19, 0x74, 0x78, UINT_MAX, "gp-pwm3"),
3950 	TEGRA_IO_PAD(TEGRA_IO_PAD_SOC_GPIO12, 20, 0x74, 0x78, UINT_MAX, "soc-gpio12"),
3951 	TEGRA_IO_PAD(TEGRA_IO_PAD_SOC_GPIO13, 21, 0x74, 0x78, UINT_MAX, "soc-gpio13"),
3952 	TEGRA_IO_PAD(TEGRA_IO_PAD_SOC_GPIO10, 22, 0x74, 0x78, UINT_MAX, "soc-gpio10"),
3953 	TEGRA_IO_PAD(TEGRA_IO_PAD_UART4, 23, 0x74, 0x78, UINT_MAX, "uart4"),
3954 	TEGRA_IO_PAD(TEGRA_IO_PAD_UART5, 24, 0x74, 0x78, UINT_MAX, "uart5"),
3955 	TEGRA_IO_PAD(TEGRA_IO_PAD_DBG, 25, 0x74, 0x78, UINT_MAX, "dbg"),
3956 	TEGRA_IO_PAD(TEGRA_IO_PAD_HDMI_DP3, 26, 0x74, 0x78, UINT_MAX, "hdmi-dp3"),
3957 	TEGRA_IO_PAD(TEGRA_IO_PAD_HDMI_DP2, 27, 0x74, 0x78, UINT_MAX, "hdmi-dp2"),
3958 	TEGRA_IO_PAD(TEGRA_IO_PAD_HDMI_DP0, 28, 0x74, 0x78, UINT_MAX, "hdmi-dp0"),
3959 	TEGRA_IO_PAD(TEGRA_IO_PAD_HDMI_DP1, 29, 0x74, 0x78, UINT_MAX, "hdmi-dp1"),
3960 	TEGRA_IO_PAD(TEGRA_IO_PAD_PEX_CNTRL, 0, 0x7c, 0x80, UINT_MAX, "pex-cntrl"),
3961 	TEGRA_IO_PAD(TEGRA_IO_PAD_PEX_CTL2, 1, 0x7c, 0x80, UINT_MAX, "pex-ctl2"),
3962 	TEGRA_IO_PAD(TEGRA_IO_PAD_PEX_L0_RST, 2, 0x7c, 0x80, UINT_MAX, "pex-l0-rst"),
3963 	TEGRA_IO_PAD(TEGRA_IO_PAD_PEX_L1_RST, 3, 0x7c, 0x80, UINT_MAX, "pex-l1-rst"),
3964 	TEGRA_IO_PAD(TEGRA_IO_PAD_SDMMC4, 4, 0x7c, 0x80, UINT_MAX, "sdmmc4"),
3965 	TEGRA_IO_PAD(TEGRA_IO_PAD_PEX_L5_RST, 5, 0x7c, 0x80, UINT_MAX, "pex-l5-rst"),
3966 	TEGRA_IO_PAD(TEGRA_IO_PAD_CAM, 6, 0x7c, 0x80, UINT_MAX, "cam"),
3967 	TEGRA_IO_PAD(TEGRA_IO_PAD_CSIC, 11, 0x7c, 0x80, UINT_MAX, "csic"),
3968 	TEGRA_IO_PAD(TEGRA_IO_PAD_CSID, 12, 0x7c, 0x80, UINT_MAX, "csid"),
3969 	TEGRA_IO_PAD(TEGRA_IO_PAD_CSIE, 13, 0x7c, 0x80, UINT_MAX, "csie"),
3970 	TEGRA_IO_PAD(TEGRA_IO_PAD_CSIF, 14, 0x7c, 0x80, UINT_MAX, "csif"),
3971 	TEGRA_IO_PAD(TEGRA_IO_PAD_SPI, 15, 0x7c, 0x80, UINT_MAX, "spi"),
3972 	TEGRA_IO_PAD(TEGRA_IO_PAD_UFS, 17, 0x7c, 0x80, UINT_MAX, "ufs"),
3973 	TEGRA_IO_PAD(TEGRA_IO_PAD_CSIG, 18, 0x7c, 0x80, UINT_MAX, "csig"),
3974 	TEGRA_IO_PAD(TEGRA_IO_PAD_CSIH, 19, 0x7c, 0x80, UINT_MAX, "csih"),
3975 	TEGRA_IO_PAD(TEGRA_IO_PAD_EDP, 21, 0x7c, 0x80, UINT_MAX, "edp"),
3976 	TEGRA_IO_PAD(TEGRA_IO_PAD_SDMMC1_HV, 23, 0x7c, 0x80, 4, "sdmmc1-hv"),
3977 	TEGRA_IO_PAD(TEGRA_IO_PAD_SDMMC3_HV, 24, 0x7c, 0x80, 6, "sdmmc3-hv"),
3978 	TEGRA_IO_PAD(TEGRA_IO_PAD_CONN, 28, 0x7c, 0x80, UINT_MAX, "conn"),
3979 	TEGRA_IO_PAD(TEGRA_IO_PAD_AUDIO_HV, 29, 0x7c, 0x80, 1, "audio-hv"),
3980 	TEGRA_IO_PAD(TEGRA_IO_PAD_AO_HV, UINT_MAX, UINT_MAX, UINT_MAX, 0, "ao-hv"),
4036 	.scratch0 = 0x2000,
4037 	.rst_status = 0x70,
4038 	.rst_source_shift = 0x2,
4039 	.rst_source_mask = 0x7c,
4040 	.rst_level_shift = 0x0,
4041 	.rst_level_mask = 0x3,
4069 	TEGRA_WAKE_GPIO("eqos", 20, 0, TEGRA194_MAIN_GPIO(G, 4)),
4073 	TEGRA_WAKE_SIMPLE("usb3-port-0", 76),
4076 	TEGRA_WAKE_SIMPLE("usb2-port-0", 79),
4084 	.num_powergates = 0,
4086 	.num_cpu_powergates = 0,
4112 	.num_pmc_clks = 0,
4119 	TEGRA_IO_PAD(TEGRA_IO_PAD_CSIA, 0, 0xe0c0, 0xe0c4, UINT_MAX, "csia"),
4120 	TEGRA_IO_PAD(TEGRA_IO_PAD_CSIB, 1, 0xe0c0, 0xe0c4, UINT_MAX, "csib"),
4121 	TEGRA_IO_PAD(TEGRA_IO_PAD_HDMI_DP0, 0, 0xe0d0, 0xe0d4, UINT_MAX, "hdmi-dp0"),
4122 	TEGRA_IO_PAD(TEGRA_IO_PAD_CSIC, 2, 0xe0c0, 0xe0c4, UINT_MAX, "csic"),
4123 	TEGRA_IO_PAD(TEGRA_IO_PAD_CSID, 3, 0xe0c0, 0xe0c4, UINT_MAX, "csid"),
4124 	TEGRA_IO_PAD(TEGRA_IO_PAD_CSIE, 4, 0xe0c0, 0xe0c4, UINT_MAX, "csie"),
4125 	TEGRA_IO_PAD(TEGRA_IO_PAD_CSIF, 5, 0xe0c0, 0xe0c4, UINT_MAX, "csif"),
4126 	TEGRA_IO_PAD(TEGRA_IO_PAD_UFS, 0, 0xe064, 0xe068, UINT_MAX, "ufs"),
4127 	TEGRA_IO_PAD(TEGRA_IO_PAD_EDP, 1, 0xe05c, 0xe060, UINT_MAX, "edp"),
4128 	TEGRA_IO_PAD(TEGRA_IO_PAD_SDMMC1_HV, 0, 0xe054, 0xe058, 4, "sdmmc1-hv"),
4131 	TEGRA_IO_PAD(TEGRA_IO_PAD_AO_HV, UINT_MAX, UINT_MAX, UINT_MAX, 0, "ao-hv"),
4132 	TEGRA_IO_PAD(TEGRA_IO_PAD_CSIG, 6, 0xe0c0, 0xe0c4, UINT_MAX, "csig"),
4133 	TEGRA_IO_PAD(TEGRA_IO_PAD_CSIH, 7, 0xe0c0, 0xe0c4, UINT_MAX, "csih"),
4155 	.scratch0 = 0x2000,
4156 	.rst_status = 0x70,
4157 	.rst_source_shift = 0x2,
4158 	.rst_source_mask = 0xfc,
4159 	.rst_level_shift = 0x0,
4160 	.rst_level_mask = 0x3,
4164 	"SYS_RESET_N",	/* 0x0 */
4172 	"SENSOR",	/* 0x8 */
4180 	NULL,		/* 0x10 */
4188 	"CSITE_SW",	/* 0x18 */
4196 	"FSI_R52C0WDT",	/* 0x20 */
4201 	"FSI_VMON",	/* 0x25 */
4205 	TEGRA_WAKE_GPIO("sd-wake", 8, 0, TEGRA234_MAIN_GPIO(G, 7)),
4206 	TEGRA_WAKE_GPIO("eqos", 20, 0, TEGRA234_MAIN_GPIO(G, 4)),
4209 	TEGRA_WAKE_GPIO("mgbe", 56, 0, TEGRA234_MAIN_GPIO(Y, 3)),
4216 	.num_powergates = 0,
4218 	.num_cpu_powergates = 0,
4244 	.num_pmc_clks = 0,
4312 	value = saved ^ 0xffffffff;  in tegra_pmc_detect_tz_only()
4314 	if (value == 0xffffffff)  in tegra_pmc_detect_tz_only()
4315 		value = 0xdeadbeef;  in tegra_pmc_detect_tz_only()
4322 	if (value == 0) {  in tegra_pmc_detect_tz_only()
4362 			regs.start = 0x7000e400;  in tegra_pmc_early_init()
4363 			regs.end = 0x7000e7ff;  in tegra_pmc_early_init()
4372 			return 0;  in tegra_pmc_early_init()
4379 		if (of_address_to_resource(np, 0, &regs) < 0) {  in tegra_pmc_early_init()
4400 		for (i = 0; i < pmc->soc->num_powergates; i++)  in tegra_pmc_early_init()
4415 	return 0;  in tegra_pmc_early_init()