Lines Matching +full:0 +full:x2008
19 #define UNIPHIER_RESET_ACTIVE_LOW BIT(0)
44 UNIPHIER_RESETX(2, 0x2000, 2), /* NAND */
45 UNIPHIER_RESETX(8, 0x2000, 10), /* STDMAC (Ether, HSC, MIO) */
50 UNIPHIER_RESETX(2, 0x2000, 2), /* NAND */
51 UNIPHIER_RESETX(6, 0x2000, 12), /* Ether */
52 UNIPHIER_RESETX(8, 0x2000, 10), /* STDMAC (HSC, MIO, RLE) */
53 UNIPHIER_RESETX(12, 0x2000, 6), /* GIO (Ether, SATA, USB3) */
54 UNIPHIER_RESETX(14, 0x2000, 17), /* USB30 */
55 UNIPHIER_RESETX(15, 0x2004, 17), /* USB31 */
56 UNIPHIER_RESETX(28, 0x2000, 18), /* SATA0 */
57 UNIPHIER_RESETX(29, 0x2004, 18), /* SATA1 */
58 UNIPHIER_RESETX(30, 0x2000, 19), /* SATA-PHY */
59 UNIPHIER_RESETX(40, 0x2000, 13), /* AIO */
64 UNIPHIER_RESETX(2, 0x2000, 2), /* NAND */
65 UNIPHIER_RESETX(8, 0x2000, 10), /* STDMAC (HSC) */
66 UNIPHIER_RESETX(12, 0x2000, 6), /* GIO (PCIe, USB3) */
67 UNIPHIER_RESETX(14, 0x2000, 17), /* USB30 */
68 UNIPHIER_RESETX(15, 0x2004, 17), /* USB31 */
69 UNIPHIER_RESETX(24, 0x2008, 2), /* PCIe */
70 UNIPHIER_RESETX(40, 0x2000, 13), /* AIO */
75 UNIPHIER_RESETX(2, 0x2000, 2), /* NAND */
76 UNIPHIER_RESETX(6, 0x2000, 12), /* Ether */
77 UNIPHIER_RESETX(8, 0x2000, 10), /* STDMAC (HSC, RLE) */
78 UNIPHIER_RESETX(14, 0x2000, 17), /* USB30 */
79 UNIPHIER_RESETX(15, 0x2004, 17), /* USB31 */
80 UNIPHIER_RESETX(16, 0x2014, 4), /* USB30-PHY0 */
81 UNIPHIER_RESETX(17, 0x2014, 0), /* USB30-PHY1 */
82 UNIPHIER_RESETX(18, 0x2014, 2), /* USB30-PHY2 */
83 UNIPHIER_RESETX(20, 0x2014, 5), /* USB31-PHY0 */
84 UNIPHIER_RESETX(21, 0x2014, 1), /* USB31-PHY1 */
85 UNIPHIER_RESETX(28, 0x2014, 12), /* SATA */
86 UNIPHIER_RESET(30, 0x2014, 8), /* SATA-PHY (active high) */
87 UNIPHIER_RESETX(40, 0x2000, 13), /* AIO */
92 UNIPHIER_RESETX(2, 0x200c, 0), /* NAND */
93 UNIPHIER_RESETX(4, 0x200c, 2), /* eMMC */
94 UNIPHIER_RESETX(6, 0x200c, 6), /* Ether */
95 UNIPHIER_RESETX(8, 0x200c, 8), /* STDMAC (HSC, MIO) */
96 UNIPHIER_RESETX(9, 0x200c, 9), /* HSC */
97 UNIPHIER_RESETX(40, 0x2008, 0), /* AIO */
98 UNIPHIER_RESETX(41, 0x2008, 1), /* EVEA */
99 UNIPHIER_RESETX(42, 0x2010, 2), /* EXIV */
104 UNIPHIER_RESETX(2, 0x200c, 0), /* NAND */
105 UNIPHIER_RESETX(4, 0x200c, 2), /* eMMC */
106 UNIPHIER_RESETX(6, 0x200c, 6), /* Ether */
107 UNIPHIER_RESETX(8, 0x200c, 8), /* STDMAC (HSC) */
108 UNIPHIER_RESETX(9, 0x200c, 9), /* HSC */
109 UNIPHIER_RESETX(14, 0x200c, 5), /* USB30 */
110 UNIPHIER_RESETX(16, 0x200c, 12), /* USB30-PHY0 */
111 UNIPHIER_RESETX(17, 0x200c, 13), /* USB30-PHY1 */
112 UNIPHIER_RESETX(18, 0x200c, 14), /* USB30-PHY2 */
113 UNIPHIER_RESETX(19, 0x200c, 15), /* USB30-PHY3 */
114 UNIPHIER_RESETX(24, 0x200c, 4), /* PCIe */
115 UNIPHIER_RESETX(40, 0x2008, 0), /* AIO */
116 UNIPHIER_RESETX(41, 0x2008, 1), /* EVEA */
117 UNIPHIER_RESETX(42, 0x2010, 2), /* EXIV */
122 UNIPHIER_RESETX(2, 0x200c, 0), /* NAND */
123 UNIPHIER_RESETX(4, 0x200c, 2), /* eMMC */
124 UNIPHIER_RESETX(6, 0x200c, 9), /* Ether0 */
125 UNIPHIER_RESETX(7, 0x200c, 10), /* Ether1 */
126 UNIPHIER_RESETX(8, 0x200c, 12), /* STDMAC */
127 UNIPHIER_RESETX(12, 0x200c, 4), /* USB30 link */
128 UNIPHIER_RESETX(13, 0x200c, 5), /* USB31 link */
129 UNIPHIER_RESETX(16, 0x200c, 16), /* USB30-PHY0 */
130 UNIPHIER_RESETX(17, 0x200c, 18), /* USB30-PHY1 */
131 UNIPHIER_RESETX(18, 0x200c, 20), /* USB30-PHY2 */
132 UNIPHIER_RESETX(20, 0x200c, 17), /* USB31-PHY0 */
133 UNIPHIER_RESETX(21, 0x200c, 19), /* USB31-PHY1 */
134 UNIPHIER_RESETX(24, 0x200c, 3), /* PCIe */
135 UNIPHIER_RESETX(28, 0x200c, 7), /* SATA0 */
136 UNIPHIER_RESETX(29, 0x200c, 8), /* SATA1 */
137 UNIPHIER_RESETX(30, 0x200c, 21), /* SATA-PHY */
138 UNIPHIER_RESETX(40, 0x2008, 0), /* AIO */
139 UNIPHIER_RESETX(42, 0x2010, 2), /* EXIV */
144 UNIPHIER_RESETX(4, 0x2008, 8), /* eMMC */
145 UNIPHIER_RESETX(6, 0x200c, 0), /* Ether */
146 UNIPHIER_RESETX(12, 0x200c, 16), /* USB30 link */
147 UNIPHIER_RESETX(16, 0x200c, 24), /* USB30-PHY0 */
148 UNIPHIER_RESETX(17, 0x200c, 25), /* USB30-PHY1 */
149 UNIPHIER_RESETX(18, 0x200c, 26), /* USB30-PHY2 */
150 UNIPHIER_RESETX(24, 0x200c, 8), /* PCIe */
151 UNIPHIER_RESETX(52, 0x2010, 0), /* VOC */
152 UNIPHIER_RESETX(58, 0x2010, 8), /* HDMI-Tx */
158 UNIPHIER_RESETX((id), 0x110 + 0x200 * (ch), 0)
161 UNIPHIER_RESETX((id), 0x110 + 0x200 * (ch), 26)
164 UNIPHIER_RESETX((id), 0x80 + 0x200 * (ch), 0)
167 UNIPHIER_RESETX((id), 0x114 + 0x200 * (ch), 0)
170 UNIPHIER_RESETX((id), 0x110 + 0x200 * (ch), 24)
173 UNIPHIER_RESETX((id), 0x110, 17)
176 UNIPHIER_MIO_RESET_SD(0, 0),
179 UNIPHIER_MIO_RESET_SD_BRIDGE(3, 0),
184 UNIPHIER_MIO_RESET_USB2(8, 0),
187 UNIPHIER_MIO_RESET_USB2_BRIDGE(12, 0),
194 UNIPHIER_MIO_RESET_SD(0, 0),
202 UNIPHIER_RESETX((id), 0x114, 19 + (ch))
205 UNIPHIER_RESETX((id), 0x114, 5 + (ch))
208 UNIPHIER_RESETX((id), 0x114, 24 + (ch))
211 UNIPHIER_RESETX((id), 0x110, 17 + (ch))
214 UNIPHIER_RESETX((id), 0x114, 14)
217 UNIPHIER_PERI_RESET_UART(0, 0),
221 UNIPHIER_PERI_RESET_I2C(4, 0),
226 UNIPHIER_PERI_RESET_SCSSI(11, 0),
231 UNIPHIER_PERI_RESET_UART(0, 0),
235 UNIPHIER_PERI_RESET_FI2C(4, 0),
242 UNIPHIER_PERI_RESET_SCSSI(11, 0),
252 UNIPHIER_RESETX(0, 0x10, 6), /* EVEA */
305 return uniphier_reset_update(rcdev, id, 0); in uniphier_reset_deassert()
350 unsigned int nr_resets = 0; in uniphier_reset_probe()