Lines Matching refs:save

769 	struct exynos_eint_gpio_save *save = bank->soc_priv;
778 	save->eint_con = readl(regs + EXYNOS_GPIO_ECON_OFFSET
780 	save->eint_fltcon0 = readl(regs + EXYNOS_GPIO_EFLTCON_OFFSET
782 	save->eint_fltcon1 = readl(regs + EXYNOS_GPIO_EFLTCON_OFFSET
784 	save->eint_mask = readl(regs + bank->irq_chip->eint_mask
789 	pr_debug("%s: save     con %#010x\n", bank->name, save->eint_con);
790 	pr_debug("%s: save fltcon0 %#010x\n", bank->name, save->eint_fltcon0);
791 	pr_debug("%s: save fltcon1 %#010x\n", bank->name, save->eint_fltcon1);
792 	pr_debug("%s: save    mask %#010x\n", bank->name, save->eint_mask);
798 	struct exynos_eint_gpio_save *save = bank->soc_priv;
807 	save->eint_con = readl(regs + bank->pctl_offset + bank->eint_con_offset);
808 	save->eint_mask = readl(regs + bank->pctl_offset + bank->eint_mask_offset);
812 	pr_debug("%s: save     con %#010x\n", bank->name, save->eint_con);
813 	pr_debug("%s: save    mask %#010x\n", bank->name, save->eint_mask);
843 	struct exynos_eint_gpio_save *save = bank->soc_priv;
854 			+ bank->eint_offset), save->eint_con);
857 			+ 2 * bank->eint_offset), save->eint_fltcon0);
860 			+ 2 * bank->eint_offset + 4), save->eint_fltcon1);
863 			+ bank->eint_offset), save->eint_mask);
865 	writel(save->eint_con, regs + EXYNOS_GPIO_ECON_OFFSET
867 	writel(save->eint_fltcon0, regs + EXYNOS_GPIO_EFLTCON_OFFSET
869 	writel(save->eint_fltcon1, regs + EXYNOS_GPIO_EFLTCON_OFFSET
871 	writel(save->eint_mask, regs + bank->irq_chip->eint_mask
880 	struct exynos_eint_gpio_save *save = bank->soc_priv;
890 		 readl(regs + bank->pctl_offset + bank->eint_con_offset), save->eint_con);
892 		 readl(regs + bank->pctl_offset + bank->eint_mask_offset), save->eint_mask);
894 	writel(save->eint_con, regs + bank->pctl_offset + bank->eint_con_offset);
895 	writel(save->eint_mask, regs + bank->pctl_offset + bank->eint_mask_offset);