Lines Matching +full:axi +full:- +full:pcie +full:- +full:host +full:- +full:1

1 /* SPDX-License-Identifier: GPL-2.0 */
3  * PLDA PCIe host controller driver
12 /* PCIe Bridge Phy Regs */
14 #define  RP_ENABLE				1
32 #define  DMA_END_ENGINE_1_SHIFT			1
81 /* PCIe Master table init defines */
84 #define  ATR0_PCIE_ATR_SIZE_SHIFT		1
90 /* PCIe AXI slave table init defines */
92 #define  ATR_SIZE_SHIFT				1
93 #define  ATR_IMPL_ENABLE			1
132  * +--+--+--+-+------+-+-+-+-+-+-+-+-+-----------+-----------+
133  * |12|11|10|9| intx |7|6|5|4|3|2|1|0| DMA error | DMA end   |
134  * +--+--+--+-+------+-+-+-+-+-+-+-+-+-----------+-----------+
136  * 0-7   (0-7)   DMA interrupt end : reserved for vendor implement
137  * 8-15  (8-15)  DMA error : reserved for vendor implement
138  * 16    (16)    AXI post error (PLDA_AXI_POST_ERR)
139  * 17    (17)    AXI fetch error (PLDA_AXI_FETCH_ERR)
140  * 18    (18)    AXI discard error (PLDA_AXI_DISCARD_ERR)
141  * 19    (19)    AXI doorbell (PLDA_PCIE_DOORBELL)
142  * 20    (20)    PCIe post error (PLDA_PCIE_POST_ERR)
143  * 21    (21)    PCIe fetch error (PLDA_PCIE_FETCH_ERR)
144  * 22    (22)    PCIe discard error (PLDA_PCIE_DISCARD_ERR)
145  * 23    (23)    PCIe doorbell (PLDA_PCIE_DOORBELL)
146  * 24    (27-24) INTx interruts (PLDA_INTX)
156 	u32 (*get_events)(struct plda_pcie_rp *pcie);
160 	int (*host_init)(struct plda_pcie_rp *pcie);
161 	void (*host_deinit)(struct plda_pcie_rp *pcie);
193 	int (*request_event_irq)(struct plda_pcie_rp *pcie,
211 void plda_pcie_host_deinit(struct plda_pcie_rp *pcie);
215 	msi->vector_phy = IMSI_ADDR;  in plda_set_default_msi()
216 	msi->num_vectors = PLDA_MAX_NUM_MSI_IRQS;  in plda_set_default_msi()
223 	value = readl_relaxed(plda->bridge_addr + GEN_SETTINGS);  in plda_pcie_enable_root_port()
225 	writel_relaxed(value, plda->bridge_addr + GEN_SETTINGS);  in plda_pcie_enable_root_port()
233 	value = readl_relaxed(plda->bridge_addr + PCIE_PCI_IDS_DW1);  in plda_pcie_set_standard_class()
236 	writel_relaxed(value, plda->bridge_addr + PCIE_PCI_IDS_DW1);  in plda_pcie_set_standard_class()
243 	value = readl_relaxed(plda->bridge_addr + PCIE_WINROM);  in plda_pcie_set_pref_win_64bit()
245 	writel_relaxed(value, plda->bridge_addr + PCIE_WINROM);  in plda_pcie_set_pref_win_64bit()
252 	value = readl_relaxed(plda->bridge_addr + PMSG_SUPPORT_RX);  in plda_pcie_disable_ltr()
254 	writel_relaxed(value, plda->bridge_addr + PMSG_SUPPORT_RX);  in plda_pcie_disable_ltr()
261 	value = readl_relaxed(plda->bridge_addr + PCI_MISC);  in plda_pcie_disable_func()
263 	writel_relaxed(value, plda->bridge_addr + PCI_MISC);  in plda_pcie_disable_func()
268 	void __iomem *addr = plda->bridge_addr + CONFIG_SPACE_ADDR_OFFSET;  in plda_pcie_write_rc_bar()