141 static inline void pcie_write(struct pl_dma_pcie *port, u32 val, u32 reg)  in pcie_write()  function
162 		pcie_write(port, XILINX_PCIE_DMA_RPEFR_ALL_MASK,  in xilinx_pl_dma_pcie_clear_err_interrupts()
219 	pcie_write(port, upper_32_bits(msi_addr), XILINX_PCIE_DMA_REG_MSIBASE1);  in xilinx_pl_dma_pcie_enable_msi()
220 	pcie_write(port, lower_32_bits(msi_addr), XILINX_PCIE_DMA_REG_MSIBASE2);  in xilinx_pl_dma_pcie_enable_msi()
232 	pcie_write(port, (val & (~mask)), XILINX_PCIE_DMA_REG_IDRN_MASK);  in xilinx_mask_intx_irq()
245 	pcie_write(port, (val | mask), XILINX_PCIE_DMA_REG_IDRN_MASK);  in xilinx_unmask_intx_irq()
281 			pcie_write(port, 1 << bit, XILINX_PCIE_DMA_REG_MSI_HI);  in xilinx_pl_dma_pcie_msi_handler_high()
303 			pcie_write(port, 1 << bit, XILINX_PCIE_DMA_REG_MSI_LOW);  in xilinx_pl_dma_pcie_msi_handler_low()
324 	pcie_write(port, val, XILINX_PCIE_DMA_REG_IDR);  in xilinx_pl_dma_pcie_event_flow()
531 	pcie_write(port, val, XILINX_PCIE_DMA_REG_IMR);  in xilinx_pl_dma_pcie_mask_event_irq()
543 	pcie_write(port, val, XILINX_PCIE_DMA_REG_IMR);  in xilinx_pl_dma_pcie_unmask_event_irq()
680 	pcie_write(port, ~XILINX_PCIE_DMA_IDR_ALL_MASK,  in xilinx_pl_dma_pcie_init_port()
684 	pcie_write(port, pcie_read(port, XILINX_PCIE_DMA_REG_IDR) &  in xilinx_pl_dma_pcie_init_port()
689 	pcie_write(port, XILINX_PCIE_DMA_IDR_ALL_MASK,  in xilinx_pl_dma_pcie_init_port()
691 	pcie_write(port, XILINX_PCIE_DMA_IDR_ALL_MASK,  in xilinx_pl_dma_pcie_init_port()
695 	pcie_write(port, pcie_read(port, XILINX_PCIE_DMA_REG_RPSC) |  in xilinx_pl_dma_pcie_init_port()