Lines Matching full:axi
40 /* AXI registers */
228 * @axi: base address for AXI registers
243 void __iomem *axi; member
276 rzg3s_pcie_update_bits(host->axi, RZG3S_PCI_REQISS, in rzg3s_pcie_child_issue_request()
279 ret = readl_poll_timeout_atomic(host->axi + RZG3S_PCI_REQISS, val, in rzg3s_pcie_child_issue_request()
304 host->axi + RZG3S_PCI_REQADR1); in rzg3s_pcie_child_prepare_bus()
307 writel_relaxed(RZG3S_PCI_REQBE_BYTE_EN, host->axi + RZG3S_PCI_REQBE); in rzg3s_pcie_child_prepare_bus()
322 host->axi + RZG3S_PCI_REQISS); in rzg3s_pcie_child_read_conf()
330 *data = readl_relaxed(host->axi + RZG3S_PCI_REQRCVDAT); in rzg3s_pcie_child_read_conf()
362 writel_relaxed(0, host->axi + RZG3S_PCI_REQDATA(0)); in rzg3s_pcie_child_write_conf()
363 writel_relaxed(0, host->axi + RZG3S_PCI_REQDATA(1)); in rzg3s_pcie_child_write_conf()
364 writel_relaxed(data, host->axi + RZG3S_PCI_REQDATA(2)); in rzg3s_pcie_child_write_conf()
369 host->axi + RZG3S_PCI_REQISS); in rzg3s_pcie_child_write_conf()
451 host->axi + RZG3S_PCI_PERM); in rzg3s_pcie_root_write()
456 writel_relaxed(0, host->axi + RZG3S_PCI_PERM); in rzg3s_pcie_root_write()
488 status = readl_relaxed(host->axi + RZG3S_PCI_PINTRCVIS); in rzg3s_pcie_msi_irq()
493 rzg3s_pcie_update_bits(host->axi, RZG3S_PCI_PINTRCVIS, in rzg3s_pcie_msi_irq()
496 rzg3s_pcie_update_bits(host->axi, RZG3S_PCI_MSGRCVIS, in rzg3s_pcie_msi_irq()
500 status = readl_relaxed(host->axi + RZG3S_PCI_MSIRS(reg_id)); in rzg3s_pcie_msi_irq()
515 host->axi + RZG3S_PCI_MSIRS(reg_id)); in rzg3s_pcie_msi_irq()
531 writel_relaxed(BIT(reg_bit), host->axi + RZG3S_PCI_MSIRS(reg_id)); in rzg3s_pcie_msi_irq_ack()
543 rzg3s_pcie_update_bits(host->axi, RZG3S_PCI_MSIRM(reg_id), BIT(reg_bit), in rzg3s_pcie_msi_irq_mask()
556 rzg3s_pcie_update_bits(host->axi, RZG3S_PCI_MSIRM(reg_id), BIT(reg_bit), in rzg3s_pcie_msi_irq_unmask()
571 lo = readl_relaxed(host->axi + RZG3S_PCI_MSIRCVWADRL) & in rzg3s_pcie_irq_compose_msi_msg()
573 hi = readl_relaxed(host->axi + RZG3S_PCI_MSIRCVWADRU); in rzg3s_pcie_irq_compose_msi_msg()
677 host->axi + RZG3S_PCI_MSIRCVWMSKL); in rzg3s_pcie_msi_hw_setup()
681 host->axi + RZG3S_PCI_MSIRCVWADRU); in rzg3s_pcie_msi_hw_setup()
685 host->axi + RZG3S_PCI_MSIRCVWADRL); in rzg3s_pcie_msi_hw_setup()
690 host->axi + RZG3S_PCI_MSIRE(reg_id)); in rzg3s_pcie_msi_hw_setup()
695 host->axi + RZG3S_PCI_MSGRCVIE); in rzg3s_pcie_msi_hw_setup()
698 rzg3s_pcie_update_bits(host->axi, RZG3S_PCI_PINTRCVIE, in rzg3s_pcie_msi_hw_setup()
726 * enabled AXI windows. Find an enabled AXI window to setup the MSI in rzg3s_pcie_msi_setup()
733 basel = readl_relaxed(host->axi + RZG3S_PCI_AWBASEL(id)); in rzg3s_pcie_msi_setup()
734 /* Skip checking this AXI window if it's not enabled */ in rzg3s_pcie_msi_setup()
738 baseu = readl_relaxed(host->axi + RZG3S_PCI_AWBASEU(id)); in rzg3s_pcie_msi_setup()
741 maskl = readl_relaxed(host->axi + RZG3S_PCI_AWMASKL(id)); in rzg3s_pcie_msi_setup()
742 masku = readl_relaxed(host->axi + RZG3S_PCI_AWMASKU(id)); in rzg3s_pcie_msi_setup()
779 rzg3s_pcie_update_bits(host->axi, RZG3S_PCI_PINTRCVIE, in rzg3s_pcie_msi_hw_teardown()
783 rzg3s_pcie_update_bits(host->axi, RZG3S_PCI_MSGRCVIE, in rzg3s_pcie_msi_hw_teardown()
788 writel_relaxed(0, host->axi + RZG3S_PCI_MSIRE(reg_id)); in rzg3s_pcie_msi_hw_teardown()
791 writel_relaxed(0, host->axi + RZG3S_PCI_MSIRCVWADRL); in rzg3s_pcie_msi_hw_teardown()
864 rzg3s_pcie_update_bits(host->axi, RZG3S_PCI_PINTRCVIS, in rzg3s_pcie_intx_irq_ack()
875 rzg3s_pcie_update_bits(host->axi, RZG3S_PCI_PINTRCVIE, in rzg3s_pcie_intx_irq_mask()
885 rzg3s_pcie_update_bits(host->axi, RZG3S_PCI_PINTRCVIE, in rzg3s_pcie_intx_irq_unmask()
978 ret = readl_poll_timeout(host->axi + RZG3S_PCI_PCSTAT1, tmp, in rzg3s_pcie_set_max_link_speed()
987 cs2 = readl_relaxed(host->axi + RZG3S_PCI_PCSTAT2); in rzg3s_pcie_set_max_link_speed()
1018 rzg3s_pcie_update_bits(host->axi, RZG3S_PCI_PCCTRL2, in rzg3s_pcie_set_max_link_speed()
1025 ret = readl_poll_timeout(host->axi + RZG3S_PCI_PCSTAT2, cs2, in rzg3s_pcie_set_max_link_speed()
1036 rzg3s_pcie_update_bits(host->axi, RZG3S_PCI_PCCTRL2, in rzg3s_pcie_set_max_link_speed()
1062 host->axi + RZG3S_PCI_PERM); in rzg3s_pcie_config_init()
1074 writel_relaxed(0, host->axi + RZG3S_PCI_PERM); in rzg3s_pcie_config_init()
1091 host->axi + RZG3S_PCI_PEIS0); in rzg3s_pcie_irq_init()
1094 writel_relaxed(0, host->axi + RZG3S_PCI_PEIE0); in rzg3s_pcie_irq_init()
1097 writel_relaxed(~0U, host->axi + RZG3S_PCI_PEIS1); in rzg3s_pcie_irq_init()
1100 writel_relaxed(0, host->axi + RZG3S_PCI_PEIE1); in rzg3s_pcie_irq_init()
1102 /* Clear all AXI master error interrupts */ in rzg3s_pcie_irq_init()
1103 writel_relaxed(~0U, host->axi + RZG3S_PCI_AMEIS); in rzg3s_pcie_irq_init()
1105 /* Clear all AXI slave error interrupts */ in rzg3s_pcie_irq_init()
1106 writel_relaxed(~0U, host->axi + RZG3S_PCI_ASEIS1); in rzg3s_pcie_irq_init()
1109 writel_relaxed(~0U, host->axi + RZG3S_PCI_MSGRCVIS); in rzg3s_pcie_irq_init()
1192 host->axi + RZG3S_PCI_PERM); in rzg3s_pcie_host_init_port()
1199 writel_relaxed(0, host->axi + RZG3S_PCI_PERM); in rzg3s_pcie_host_init_port()
1244 ret = readl_poll_timeout(host->axi + RZG3S_PCI_PCSTAT1, val, in rzg3s_pcie_host_init()
1252 val = readl_relaxed(host->axi + RZG3S_PCI_PCSTAT2); in rzg3s_pcie_host_init()
1271 host->axi + RZG3S_PCI_ADESTU(id)); in rzg3s_pcie_set_inbound_window()
1273 host->axi + RZG3S_PCI_ADESTL(id)); in rzg3s_pcie_set_inbound_window()
1276 writel_relaxed(upper_32_bits(size), host->axi + RZG3S_PCI_AWMASKU(id)); in rzg3s_pcie_set_inbound_window()
1277 writel_relaxed(lower_32_bits(size), host->axi + RZG3S_PCI_AWMASKL(id)); in rzg3s_pcie_set_inbound_window()
1281 host->axi + RZG3S_PCI_AWBASEU(id)); in rzg3s_pcie_set_inbound_window()
1283 host->axi + RZG3S_PCI_AWBASEL(id)); in rzg3s_pcie_set_inbound_window()
1307 * section 34.3.1.71 AXI Window Mask (Lower) Registers) the min in rzg3s_pcie_set_inbound_windows()
1314 * - 34.3.1.69 AXI Window Base (Lower) Registers in rzg3s_pcie_set_inbound_windows()
1315 * - 34.3.1.71 AXI Window Mask (Lower) Registers in rzg3s_pcie_set_inbound_windows()
1316 * - 34.3.1.73 AXI Destination (Lower) Registers) in rzg3s_pcie_set_inbound_windows()
1328 * 34.3.1.71 AXI Window Mask (Lower) Registers) HW expects first in rzg3s_pcie_set_inbound_windows()
1383 host->axi + RZG3S_PCI_PDESTU(id)); in rzg3s_pcie_set_outbound_window()
1385 host->axi + RZG3S_PCI_PDESTL(id)); in rzg3s_pcie_set_outbound_window()
1388 writel_relaxed(upper_32_bits(size), host->axi + RZG3S_PCI_PWMASKU(id)); in rzg3s_pcie_set_outbound_window()
1389 writel_relaxed(lower_32_bits(size), host->axi + RZG3S_PCI_PWMASKL(id)); in rzg3s_pcie_set_outbound_window()
1393 host->axi + RZG3S_PCI_PWBASEU(id)); in rzg3s_pcie_set_outbound_window()
1395 host->axi + RZG3S_PCI_PWBASEL(id)); in rzg3s_pcie_set_outbound_window()
1455 host->axi + RZG3S_PCI_PERM); in rzg3s_soc_pcie_init_phy()
1459 host->axi + RZG3S_PCI_PHY_XCFGD(i)); in rzg3s_soc_pcie_init_phy()
1464 host->axi + RZG3S_PCI_PHY_XCFGA_CMN(i)); in rzg3s_soc_pcie_init_phy()
1469 host->axi + RZG3S_PCI_PHY_XCFGA_RX(i)); in rzg3s_soc_pcie_init_phy()
1472 writel_relaxed(0x107, host->axi + RZG3S_PCI_PHY_XCFGA_TX); in rzg3s_soc_pcie_init_phy()
1476 host->axi + RZG3S_PCI_PHY_XCFG_CTRL); in rzg3s_soc_pcie_init_phy()
1482 writel_relaxed(0, host->axi + RZG3S_PCI_PERM); in rzg3s_soc_pcie_init_phy()
1550 host->axi = devm_platform_ioremap_resource(pdev, 0); in rzg3s_pcie_probe()
1551 if (IS_ERR(host->axi)) in rzg3s_pcie_probe()
1552 return PTR_ERR(host->axi); in rzg3s_pcie_probe()
1553 host->pcie = host->axi + RZG3S_PCI_CFG_BASE; in rzg3s_pcie_probe()