Lines Matching +full:0 +full:x8004
23 #define PCL_RSTCTRL0 0x0010
27 #define PCL_RSTCTRL_PIPE3 BIT(0)
29 #define PCL_RSTCTRL1 0x0020
30 #define PCL_RSTCTRL_PERST BIT(0)
32 #define PCL_RSTCTRL2 0x0024
33 #define PCL_RSTCTRL_PHY_RESET BIT(0)
35 #define PCL_PINCTRL0 0x002c
41 #define PCL_PERST_OUT_REGVAL BIT(0)
43 #define PCL_PIPEMON 0x0044
46 #define PCL_MODE 0x8000
48 #define PCL_MODE_REGVAL BIT(0)
50 #define PCL_APP_CLK_CTRL 0x8004
51 #define PCL_APP_CLK_REQ BIT(0)
53 #define PCL_APP_READY_CTRL 0x8008
54 #define PCL_APP_LTSSM_ENABLE BIT(0)
56 #define PCL_APP_MSI0 0x8040
58 #define PCL_APP_VEN_MSI_VECTOR_MASK GENMASK(4, 0)
60 #define PCL_APP_MSI1 0x8044
61 #define PCL_APP_MSI_REQ BIT(0)
63 #define PCL_APP_INTX 0x8074
64 #define PCL_APP_INTX_SYS_INT BIT(0)
66 #define PCL_APP_PM0 0x8078
187 return 0; in uniphier_pcie_nx1_wait_ep()
196 return 0; in uniphier_pcie_start_link()
237 return 0; in uniphier_pcie_ep_raise_intx_irq()
255 return 0; in uniphier_pcie_ep_raise_msi_irq()
273 return 0; in uniphier_pcie_ep_raise_irq()
328 return 0; in uniphier_pcie_ep_enable()
415 return 0; in uniphier_pcie_ep_probe()