Lines Matching refs:dw_pcie_readl_dbi
381 val = dw_pcie_readl_dbi(pci, PCIE_LINK_WIDTH_SPEED_CONTROL); in tegra_pcie_rp_irq_handler()
415 val = dw_pcie_readl_dbi(pci, PCIE_PL_CHK_REG_CONTROL_STATUS); in tegra_pcie_rp_irq_handler()
429 val = dw_pcie_readl_dbi(pci, PCIE_PL_CHK_REG_ERR_ADDR); in tegra_pcie_rp_irq_handler()
478 val = dw_pcie_readl_dbi(pci, pcie->cfg_link_cap_l1sub); in tegra_pcie_ep_irq_thread()
483 val = dw_pcie_readl_dbi(pci, PCI_COMMAND); in tegra_pcie_ep_irq_thread()
615 val = dw_pcie_readl_dbi(&pcie->pci, pcie->cfg_link_cap_l1sub); in disable_aspm_l11()
624 val = dw_pcie_readl_dbi(&pcie->pci, pcie->cfg_link_cap_l1sub); in disable_aspm_l12()
633 val = dw_pcie_readl_dbi(&pcie->pci, pcie->ras_des_cap + in event_counter_prog()
641 val = dw_pcie_readl_dbi(&pcie->pci, pcie->ras_des_cap + in event_counter_prog()
700 val = dw_pcie_readl_dbi(pci, pcie->cfg_link_cap_l1sub); in init_host_aspm()
707 val = dw_pcie_readl_dbi(pci, PCIE_PORT_AFR); in init_host_aspm()
854 val = dw_pcie_readl_dbi(pci, GEN3_RELATED_OFF); in config_gen3_gen4_eq_presets()
858 val = dw_pcie_readl_dbi(pci, GEN3_EQ_CONTROL_OFF); in config_gen3_gen4_eq_presets()
864 val = dw_pcie_readl_dbi(pci, GEN3_RELATED_OFF); in config_gen3_gen4_eq_presets()
869 val = dw_pcie_readl_dbi(pci, GEN3_EQ_CONTROL_OFF); in config_gen3_gen4_eq_presets()
876 val = dw_pcie_readl_dbi(pci, GEN3_RELATED_OFF); in config_gen3_gen4_eq_presets()
894 val = dw_pcie_readl_dbi(pci, PCI_IO_BASE); in tegra_pcie_dw_host_init()
898 val = dw_pcie_readl_dbi(pci, PCI_PREF_MEMORY_BASE); in tegra_pcie_dw_host_init()
906 val = dw_pcie_readl_dbi(pci, PORT_LOGIC_AMBA_ERROR_RESPONSE_DEFAULT); in tegra_pcie_dw_host_init()
932 val = dw_pcie_readl_dbi(pci, GEN3_RELATED_OFF); in tegra_pcie_dw_host_init()
938 val = dw_pcie_readl_dbi(pci, CFG_TIMER_CTRL_MAX_FUNC_NUM_OFF); in tegra_pcie_dw_host_init()
1012 val = dw_pcie_readl_dbi(pci, offset + PCI_DLF_CAP); in tegra_pcie_dw_start_link()
1849 val = dw_pcie_readl_dbi(pci, CFG_TIMER_CTRL_MAX_FUNC_NUM_OFF); in pex_ep_event_pex_rst_deassert()
1865 val = dw_pcie_readl_dbi(pci, GEN3_RELATED_OFF); in pex_ep_event_pex_rst_deassert()