Lines Matching full:23
71 #define RTW89_TXWD_BODY0_MORE_DATA BIT(23)
89 #define RTW89_TXWD_BODY2_TID_INDICATE BIT(23)
100 #define RTW89_TXWD_BODY4_SEC_IV_L0 GENMASK(23, 16)
104 #define RTW89_TXWD_BODY5_SEC_IV_H4 GENMASK(23, 16)
162 #define BE_TXD_BODY0_MOREDATA BIT(23)
174 #define BE_TXD_BODY1_REUSE_SIZE GENMASK(23, 20)
184 #define BE_TXD_BODY2_TID_IND BIT(23)
202 #define BE_TXD_BODY4_SEC_IV_L0 GENMASK(23, 16)
208 #define BE_TXD_BODY5_SEC_IV_H4 GENMASK(23, 16)
220 #define BE_TXD_BODY6_S_IDX GENMASK(23, 16)
243 #define BE_TXD_INFO0_RESP_PHYSTS_CSI_EN_V1 BIT(23)
279 #define BE_TXD_INFO3_GROUP_BIT_IE_OFFSET GENMASK(23, 16)
290 #define BE_TXD_INFO4_SW_TX_PWR_DBM GENMASK(26, 23)
319 #define BE_TXD_INFO7_ULBW_EXT GENMASK(23, 22)
328 #define AX_RXD_MAC_INFO_VLD BIT(23)
368 #define AX_RXD_TARGET_IDC_MASK GENMASK(23, 21)
391 #define AX_RXD_MAC_ID_MASK GENMASK(23, 16)
429 #define RTW89_RXINFO_W0_PLCP_LEN_V1 GENMASK(23, 16)
436 #define RTW89_RXINFO_W1_PLCP_LEN GENMASK(23, 16)
450 #define RTW89_PHY_STS_HDR_W1_RSSI_C GENMASK(23, 16)
472 #define BE_RXD_PHY_RPT_SZ_MASK GENMASK(23, 22)
479 #define BE_RXD_FWD_TARGET_MASK GENMASK(23, 16)
514 #define BE_RXD_A4_FRAME BIT(23)
536 #define BE_RXD_SMART_ANT BIT(23)
551 #define BE_RXD_RXSC_HIT BIT(23)
597 #define RTW89_PHY_STS_IE01_W0_CH_IDX GENMASK(23, 16)
604 #define RTW89_PHY_STS_IE01_W2_EVM_MIN GENMASK(23, 16)
623 #define RTW89_PHY_STS_IE01_V2_W8_RPL_FD_B GENMASK(23, 16)
625 #define RTW89_PHY_STS_IE01_V2_W9_RPL_FD_D GENMASK(23, 16)