Lines Matching +full:0 +full:xcf8

27 #define PCIE_VENDOR_ID_MARVELL              (0x11ab)
28 #define PCIE_VENDOR_ID_V2_MARVELL           (0x1b4b)
29 #define PCIE_DEVICE_ID_MARVELL_88W8766P		(0x2b30)
30 #define PCIE_DEVICE_ID_MARVELL_88W8897		(0x2b38)
31 #define PCIE_DEVICE_ID_MARVELL_88W8997		(0x2b42)
33 #define PCIE8897_A0	0x1100
34 #define PCIE8897_B0	0x1200
35 #define PCIE8997_A0	0x10
36 #define PCIE8997_A1	0x11
37 #define CHIP_VER_PCIEUART	0x3
38 #define CHIP_MAGIC_VALUE	0x24
41 #define MWIFIEX_MAX_TXRX_BD			0x20
42 #define MWIFIEX_TXBD_MASK			0x3F
43 #define MWIFIEX_RXBD_MASK			0x3F
45 #define MWIFIEX_MAX_EVT_BD			0x08
46 #define MWIFIEX_EVTBD_MASK			0x0f
49 #define PCIE_SCRATCH_0_REG				0xC10
50 #define PCIE_SCRATCH_1_REG				0xC14
51 #define PCIE_CPU_INT_EVENT				0xC18
52 #define PCIE_CPU_INT_STATUS				0xC1C
53 #define PCIE_HOST_INT_STATUS				0xC30
54 #define PCIE_HOST_INT_MASK				0xC34
55 #define PCIE_HOST_INT_STATUS_MASK			0xC3C
56 #define PCIE_SCRATCH_2_REG				0xC40
57 #define PCIE_SCRATCH_3_REG				0xC44
58 #define PCIE_SCRATCH_4_REG				0xCD0
59 #define PCIE_SCRATCH_5_REG				0xCD4
60 #define PCIE_SCRATCH_6_REG				0xCD8
61 #define PCIE_SCRATCH_7_REG				0xCDC
62 #define PCIE_SCRATCH_8_REG				0xCE0
63 #define PCIE_SCRATCH_9_REG				0xCE4
64 #define PCIE_SCRATCH_10_REG				0xCE8
65 #define PCIE_SCRATCH_11_REG				0xCEC
66 #define PCIE_SCRATCH_12_REG				0xCF0
67 #define PCIE_SCRATCH_13_REG				0xCF4
68 #define PCIE_SCRATCH_14_REG				0xCF8
69 #define PCIE_SCRATCH_15_REG				0xCFC
70 #define PCIE_RD_DATA_PTR_Q0_Q1                          0xC08C
71 #define PCIE_WR_DATA_PTR_Q0_Q1                          0xC05C
73 #define CPU_INTR_DNLD_RDY				BIT(0)
79 #define HOST_INTR_DNLD_DONE				BIT(0)
89 #define MWIFIEX_BD_FLAG_FIRST_DESC			BIT(0)
91 #define MWIFIEX_BD_FLAG_SOP				BIT(0)
105 #define FW_AWAKE_COOKIE						(0xAA55AA55)
106 #define MWIFIEX_DEF_SLEEP_COOKIE			0xBEEFBEEF
110 #define MWIFIEX_PCIE_FLR_HAPPENS 0xFEDCBABA
261 	return 0;  in mwifiex_pcie_txbd_empty()
287 	return 0;  in mwifiex_pcie_txbd_not_full()