Lines Matching refs:limit
154 { /* SE1 */ .base = 0x1ac8, .offset = 0x90, .limit = 0x90 },
155 { /* SE2 */ .base = 0x1ad0, .offset = 0x90, .limit = 0x90 },
156 { /* SE3 */ .base = 0x1ad8, .offset = 0x90, .limit = 0x90 },
157 { /* SE4 */ .base = 0x1ae0, .offset = 0x90, .limit = 0x90 },
158 { /* ISP */ .base = 0x1ae8, .offset = 0x50, .limit = 0x50 },
159 { /* VIC */ .base = 0x1af0, .offset = 0x30, .limit = 0x34 },
160 { /* NVENC */ .base = 0x1af8, .offset = 0x30, .limit = 0x34 },
161 { /* NVDEC */ .base = 0x1b00, .offset = 0x30, .limit = 0x34 },
162 { /* NVJPG */ .base = 0x1b08, .offset = 0x30, .limit = 0x34 },
163 { /* TSEC */ .base = 0x1b10, .offset = 0x30, .limit = 0x34 },
164 { /* TSECB */ .base = 0x1b18, .offset = 0x30, .limit = 0x34 },
165 { /* VI 0 */ .base = 0x1b80, .offset = 0x10000, .limit = 0x10000 },
166 { /* VI 1 */ .base = 0x1b88, .offset = 0x20000, .limit = 0x20000 },
167 { /* VI 2 */ .base = 0x1b90, .offset = 0x30000, .limit = 0x30000 },
168 { /* VI 3 */ .base = 0x1b98, .offset = 0x40000, .limit = 0x40000 },
169 { /* VI 4 */ .base = 0x1ba0, .offset = 0x50000, .limit = 0x50000 },
170 { /* VI 5 */ .base = 0x1ba8, .offset = 0x60000, .limit = 0x60000 },
171 { /* VI 6 */ .base = 0x1bb0, .offset = 0x70000, .limit = 0x70000 },
172 { /* VI 7 */ .base = 0x1bb8, .offset = 0x80000, .limit = 0x80000 },
173 { /* VI 8 */ .base = 0x1bc0, .offset = 0x90000, .limit = 0x90000 },
174 { /* VI 9 */ .base = 0x1bc8, .offset = 0xa0000, .limit = 0xa0000 },
175 { /* VI 10 */ .base = 0x1bd0, .offset = 0xb0000, .limit = 0xb0000 },
176 { /* VI 11 */ .base = 0x1bd8, .offset = 0xc0000, .limit = 0xc0000 },
196 { /* SE1 */ .base = 0x1ac8, .offset = 0x90, .limit = 0x90 },
197 { /* SE2 */ .base = 0x1ad0, .offset = 0x90, .limit = 0x90 },
198 { /* SE3 */ .base = 0x1ad8, .offset = 0x90, .limit = 0x90 },
199 { /* SE4 */ .base = 0x1ae0, .offset = 0x90, .limit = 0x90 },
200 { /* ISP */ .base = 0x1ae8, .offset = 0x800, .limit = 0x800 },
201 { /* VIC */ .base = 0x1af0, .offset = 0x30, .limit = 0x34 },
202 { /* NVENC */ .base = 0x1af8, .offset = 0x30, .limit = 0x34 },
203 { /* NVDEC */ .base = 0x1b00, .offset = 0x30, .limit = 0x34 },
204 { /* NVJPG */ .base = 0x1b08, .offset = 0x30, .limit = 0x34 },
205 { /* TSEC */ .base = 0x1b10, .offset = 0x30, .limit = 0x34 },
206 { /* TSECB */ .base = 0x1b18, .offset = 0x30, .limit = 0x34 },
207 { /* VI */ .base = 0x1b80, .offset = 0x800, .limit = 0x800 },
208 { /* VI_THI */ .base = 0x1b88, .offset = 0x30, .limit = 0x34 },
209 { /* ISP_THI */ .base = 0x1b90, .offset = 0x30, .limit = 0x34 },
210 { /* PVA0_CLUSTER */ .base = 0x1b98, .offset = 0x0, .limit = 0x0 },
211 { /* PVA0_CLUSTER */ .base = 0x1ba0, .offset = 0x0, .limit = 0x0 },
212 { /* NVDLA0 */ .base = 0x1ba8, .offset = 0x30, .limit = 0x34 },
213 { /* NVDLA1 */ .base = 0x1bb0, .offset = 0x30, .limit = 0x34 },
214 { /* NVENC1 */ .base = 0x1bb8, .offset = 0x30, .limit = 0x34 },
215 { /* NVDEC1 */ .base = 0x1bc0, .offset = 0x30, .limit = 0x34 },
240 { /* SE1 MMIO */ .base = 0x1650, .offset = 0x90, .limit = 0x90 },
241 { /* SE1 ch */ .base = 0x1730, .offset = 0x90, .limit = 0x90 },
242 { /* SE2 MMIO */ .base = 0x1658, .offset = 0x90, .limit = 0x90 },
243 { /* SE2 ch */ .base = 0x1738, .offset = 0x90, .limit = 0x90 },
244 { /* SE4 MMIO */ .base = 0x1660, .offset = 0x90, .limit = 0x90 },
245 { /* SE4 ch */ .base = 0x1740, .offset = 0x90, .limit = 0x90 },
246 { /* ISP MMIO */ .base = 0x1680, .offset = 0x800, .limit = 0x800 },
247 { /* VIC MMIO */ .base = 0x1688, .offset = 0x34, .limit = 0x34 },
248 { /* VIC ch */ .base = 0x17b8, .offset = 0x30, .limit = 0x30 },
249 { /* NVENC MMIO */ .base = 0x1690, .offset = 0x34, .limit = 0x34 },
250 { /* NVENC ch */ .base = 0x17c0, .offset = 0x30, .limit = 0x30 },
251 { /* NVDEC MMIO */ .base = 0x1698, .offset = 0x34, .limit = 0x34 },
252 { /* NVDEC ch */ .base = 0x17c8, .offset = 0x30, .limit = 0x30 },
253 { /* NVJPG MMIO */ .base = 0x16a0, .offset = 0x34, .limit = 0x34 },
254 { /* NVJPG ch */ .base = 0x17d0, .offset = 0x30, .limit = 0x30 },
255 { /* TSEC MMIO */ .base = 0x16a8, .offset = 0x30, .limit = 0x34 },
256 { /* NVJPG1 MMIO */ .base = 0x16b0, .offset = 0x34, .limit = 0x34 },
257 { /* NVJPG1 ch */ .base = 0x17a8, .offset = 0x30, .limit = 0x30 },
258 { /* VI MMIO */ .base = 0x16b8, .offset = 0x800, .limit = 0x800 },
259 { /* VI_THI MMIO */ .base = 0x16c0, .offset = 0x30, .limit = 0x34 },
260 { /* ISP_THI MMIO */ .base = 0x16c8, .offset = 0x30, .limit = 0x34 },
261 { /* NVDLA MMIO */ .base = 0x16d8, .offset = 0x30, .limit = 0x34 },
262 { /* NVDLA ch */ .base = 0x17e0, .offset = 0x30, .limit = 0x34 },
263 { /* NVDLA1 MMIO */ .base = 0x16e0, .offset = 0x30, .limit = 0x34 },
264 { /* NVDLA1 ch */ .base = 0x17e8, .offset = 0x30, .limit = 0x34 },
265 { /* OFA MMIO */ .base = 0x16e8, .offset = 0x34, .limit = 0x34 },
266 { /* OFA ch */ .base = 0x1768, .offset = 0x30, .limit = 0x30 },
267 { /* VI2 MMIO */ .base = 0x16f0, .offset = 0x800, .limit = 0x800 },
268 { /* VI2_THI MMIO */ .base = 0x16f8, .offset = 0x30, .limit = 0x34 },
315 host1x_hypervisor_writel(host, entry->limit, entry->base + 4); in host1x_setup_virtualization_tables()