418 static int intel_write_sha_text(struct intel_display *display, u32 sha_text)  in intel_write_sha_text()  argument
420 	intel_de_write(display, HDCP_SHA_TEXT, sha_text);  in intel_write_sha_text()
479 	u32 vprime, sha_text, sha_leftovers, rep_ctl;  in intel_hdcp_validate_v_prime()  local
501 	sha_text = 0;  in intel_hdcp_validate_v_prime()
510 		sha_empty = sizeof(sha_text) - sha_leftovers;  in intel_hdcp_validate_v_prime()
512 			u8 off = ((sizeof(sha_text) - j - 1 - sha_leftovers) * 8);  in intel_hdcp_validate_v_prime()
513 			sha_text |= ksv[j] << off;  in intel_hdcp_validate_v_prime()
516 		ret = intel_write_sha_text(display, sha_text);  in intel_hdcp_validate_v_prime()
521 		sha_idx += sizeof(sha_text);  in intel_hdcp_validate_v_prime()
528 		sha_text = 0;  in intel_hdcp_validate_v_prime()
530 			sha_text |= ksv[sha_empty + j] <<  in intel_hdcp_validate_v_prime()
531 					((sizeof(sha_text) - j - 1) * 8);  in intel_hdcp_validate_v_prime()
537 		if (sizeof(sha_text) > sha_leftovers)  in intel_hdcp_validate_v_prime()
540 		ret = intel_write_sha_text(display, sha_text);  in intel_hdcp_validate_v_prime()
544 		sha_text = 0;  in intel_hdcp_validate_v_prime()
545 		sha_idx += sizeof(sha_text);  in intel_hdcp_validate_v_prime()
562 		sha_idx += sizeof(sha_text);  in intel_hdcp_validate_v_prime()
570 		sha_idx += sizeof(sha_text);  in intel_hdcp_validate_v_prime()
578 		sha_idx += sizeof(sha_text);  in intel_hdcp_validate_v_prime()
584 		sha_text |= bstatus[0] << 16 | bstatus[1] << 8;  in intel_hdcp_validate_v_prime()
586 		sha_text = (sha_text & 0xffffff00) >> 8;  in intel_hdcp_validate_v_prime()
587 		ret = intel_write_sha_text(display, sha_text);  in intel_hdcp_validate_v_prime()
590 		sha_idx += sizeof(sha_text);  in intel_hdcp_validate_v_prime()
598 		sha_idx += sizeof(sha_text);  in intel_hdcp_validate_v_prime()
606 		sha_idx += sizeof(sha_text);  in intel_hdcp_validate_v_prime()
612 		sha_text |= bstatus[0] << 8 | bstatus[1];  in intel_hdcp_validate_v_prime()
613 		ret = intel_write_sha_text(display, sha_text);  in intel_hdcp_validate_v_prime()
616 		sha_idx += sizeof(sha_text);  in intel_hdcp_validate_v_prime()
625 			sha_idx += sizeof(sha_text);  in intel_hdcp_validate_v_prime()
634 		sha_text = DRM_HDCP_SHA1_TERMINATOR << 24;  in intel_hdcp_validate_v_prime()
635 		ret = intel_write_sha_text(display, sha_text);  in intel_hdcp_validate_v_prime()
638 		sha_idx += sizeof(sha_text);  in intel_hdcp_validate_v_prime()
643 		sha_text |= bstatus[0];  in intel_hdcp_validate_v_prime()
644 		ret = intel_write_sha_text(display, sha_text);  in intel_hdcp_validate_v_prime()
647 		sha_idx += sizeof(sha_text);  in intel_hdcp_validate_v_prime()
655 		sha_idx += sizeof(sha_text);  in intel_hdcp_validate_v_prime()
663 		sha_idx += sizeof(sha_text);  in intel_hdcp_validate_v_prime()
671 		sha_idx += sizeof(sha_text);  in intel_hdcp_validate_v_prime()
680 	while ((sha_idx % 64) < (64 - sizeof(sha_text))) {  in intel_hdcp_validate_v_prime()
684 		sha_idx += sizeof(sha_text);  in intel_hdcp_validate_v_prime()
692 	sha_text = (num_downstream * 5 + 10) * 8;  in intel_hdcp_validate_v_prime()
693 	ret = intel_write_sha_text(display, sha_text);  in intel_hdcp_validate_v_prime()