Lines Matching refs:TEGRA186_GPIO_ENABLE_CONFIG
42 #define TEGRA186_GPIO_ENABLE_CONFIG 0x00 macro
216 value = readl(base + TEGRA186_GPIO_ENABLE_CONFIG); in tegra186_gpio_get_direction()
238 value = readl(base + TEGRA186_GPIO_ENABLE_CONFIG); in tegra186_gpio_direction_input()
241 writel(value, base + TEGRA186_GPIO_ENABLE_CONFIG); in tegra186_gpio_direction_input()
265 value = readl(base + TEGRA186_GPIO_ENABLE_CONFIG); in tegra186_gpio_direction_output()
268 writel(value, base + TEGRA186_GPIO_ENABLE_CONFIG); in tegra186_gpio_direction_output()
293 value = readl(base + TEGRA186_GPIO_ENABLE_CONFIG); in tegra186_gpio_en_hw_ts()
305 writel(value, base + TEGRA186_GPIO_ENABLE_CONFIG); in tegra186_gpio_en_hw_ts()
328 value = readl(base + TEGRA186_GPIO_ENABLE_CONFIG); in tegra186_gpio_dis_hw_ts()
338 writel(value, base + TEGRA186_GPIO_ENABLE_CONFIG); in tegra186_gpio_dis_hw_ts()
353 value = readl(base + TEGRA186_GPIO_ENABLE_CONFIG); in tegra186_gpio_get()
411 value = readl(base + TEGRA186_GPIO_ENABLE_CONFIG); in tegra186_gpio_set_config()
413 writel(value, base + TEGRA186_GPIO_ENABLE_CONFIG); in tegra186_gpio_set_config()
518 value = readl(base + TEGRA186_GPIO_ENABLE_CONFIG); in tegra186_irq_mask()
520 writel(value, base + TEGRA186_GPIO_ENABLE_CONFIG); in tegra186_irq_mask()
538 value = readl(base + TEGRA186_GPIO_ENABLE_CONFIG); in tegra186_irq_unmask()
540 writel(value, base + TEGRA186_GPIO_ENABLE_CONFIG); in tegra186_irq_unmask()
554 value = readl(base + TEGRA186_GPIO_ENABLE_CONFIG); in tegra186_irq_set_type()
588 writel(value, base + TEGRA186_GPIO_ENABLE_CONFIG); in tegra186_irq_set_type()