Lines Matching +full:0 +full:x00a8
20 #define HDMA_V0_STOP_INT_MASK BIT(0)
21 #define HDMA_V0_LINKLIST_EN BIT(0)
23 #define HDMA_V0_CONSUMER_CYCLE_BIT BIT(0)
24 #define HDMA_V0_DOORBELL_START BIT(0)
25 #define HDMA_V0_CH_STATUS_MASK GENMASK(1, 0)
28 u32 ch_en; /* 0x0000 */
29 u32 doorbell; /* 0x0004 */
30 u32 prefetch; /* 0x0008 */
31 u32 handshake; /* 0x000c */
33 u64 reg; /* 0x0010..0x0014 */
35 u32 lsb; /* 0x0010 */
36 u32 msb; /* 0x0014 */
39 u32 cycle_sync; /* 0x0018 */
40 u32 transfer_size; /* 0x001c */
42 u64 reg; /* 0x0020..0x0024 */
44 u32 lsb; /* 0x0020 */
45 u32 msb; /* 0x0024 */
49 u64 reg; /* 0x0028..0x002c */
51 u32 lsb; /* 0x0028 */
52 u32 msb; /* 0x002c */
55 u32 watermark_en; /* 0x0030 */
56 u32 control1; /* 0x0034 */
57 u32 func_num; /* 0x0038 */
58 u32 qos; /* 0x003c */
59 u32 padding_1[16]; /* 0x0040..0x007c */
60 u32 ch_stat; /* 0x0080 */
61 u32 int_stat; /* 0x0084 */
62 u32 int_setup; /* 0x0088 */
63 u32 int_clear; /* 0x008c */
65 u64 reg; /* 0x0090..0x0094 */
67 u32 lsb; /* 0x0090 */
68 u32 msb; /* 0x0094 */
72 u64 reg; /* 0x0098..0x009c */
74 u32 lsb; /* 0x0098 */
75 u32 msb; /* 0x009c */
79 u64 reg; /* 0x00a0..0x00a4 */
81 u32 lsb; /* 0x00a0 */
82 u32 msb; /* 0x00a4 */
85 u32 msi_msgdata; /* 0x00a8 */
86 u32 padding_2[21]; /* 0x00ac..0x00fc */
90 struct dw_hdma_v0_ch_regs wr; /* 0x0000 */
91 struct dw_hdma_v0_ch_regs rd; /* 0x0100 */
95 struct dw_hdma_v0_ch ch[HDMA_V0_MAX_NR_CH]; /* 0x0000..0x0fa8 */