20 #define DW_PCIE_VSEC_DMA_ID			0x6
22 #define DW_PCIE_VSEC_DMA_MAP			GENMASK(2, 0)
23 #define DW_PCIE_VSEC_DMA_WR_CH			GENMASK(9, 0)
58 	.rg.off				= 0x00001000,	/*  4 Kbytes */
59 	.rg.sz				= 0x00002000,	/*  8 Kbytes */
62 		/* Channel 0 - BAR 2, offset 0 Mbytes, size 2 Kbytes */
63 		DW_BLOCK(BAR_2, 0x00000000, 0x00000800)
65 		DW_BLOCK(BAR_2, 0x00200000, 0x00000800)
68 		/* Channel 0 - BAR 2, offset 4 Mbytes, size 2 Kbytes */
69 		DW_BLOCK(BAR_2, 0x00400000, 0x00000800)
71 		DW_BLOCK(BAR_2, 0x00600000, 0x00000800)
75 		/* Channel 0 - BAR 2, offset 8 Mbytes, size 2 Kbytes */
76 		DW_BLOCK(BAR_2, 0x00800000, 0x00000800)
78 		DW_BLOCK(BAR_2, 0x00900000, 0x00000800)
81 		/* Channel 0 - BAR 2, offset 10 Mbytes, size 2 Kbytes */
82 		DW_BLOCK(BAR_2, 0x00a00000, 0x00000800)
84 		DW_BLOCK(BAR_2, 0x00b00000, 0x00000800)
130 	if (PCI_VNDR_HEADER_REV(val) != 0x00 ||  in dw_edma_pcie_get_vsec_dma_data()
131 	    PCI_VNDR_HEADER_LEN(val) != 0x18)  in dw_edma_pcie_get_vsec_dma_data()
135 	pci_read_config_dword(pdev, vsec + 0x8, &val);  in dw_edma_pcie_get_vsec_dma_data()
146 	pci_read_config_dword(pdev, vsec + 0xc, &val);  in dw_edma_pcie_get_vsec_dma_data()
152 	pci_read_config_dword(pdev, vsec + 0x14, &val);  in dw_edma_pcie_get_vsec_dma_data()
154 	pci_read_config_dword(pdev, vsec + 0x10, &val);  in dw_edma_pcie_get_vsec_dma_data()
191 	for (i = 0; i < vsec_data->wr_ch_cnt; i++) {  in dw_edma_pcie_probe()
195 	for (i = 0; i < vsec_data->rd_ch_cnt; i++) {  in dw_edma_pcie_probe()
242 	for (i = 0; i < chip->ll_wr_cnt; i++) {  in dw_edma_pcie_probe()
267 	for (i = 0; i < chip->ll_rd_cnt; i++) {  in dw_edma_pcie_probe()
294 		pci_dbg(pdev, "Version:\teDMA Port Logic (0x%x)\n", chip->mf);  in dw_edma_pcie_probe()
296 		pci_dbg(pdev, "Version:\teDMA Unroll (0x%x)\n", chip->mf);  in dw_edma_pcie_probe()
298 		pci_dbg(pdev, "Version:\tHDMA Compatible (0x%x)\n", chip->mf);  in dw_edma_pcie_probe()
300 		pci_dbg(pdev, "Version:\tHDMA Native (0x%x)\n", chip->mf);  in dw_edma_pcie_probe()
302 		pci_dbg(pdev, "Version:\tUnknown (0x%x)\n", chip->mf);  in dw_edma_pcie_probe()
304 	pci_dbg(pdev, "Registers:\tBAR=%u, off=0x%.8lx, sz=0x%zx bytes, addr(v=%p)\n",  in dw_edma_pcie_probe()
309 	for (i = 0; i < chip->ll_wr_cnt; i++) {  in dw_edma_pcie_probe()
310 		pci_dbg(pdev, "L. List:\tWRITE CH%.2u, BAR=%u, off=0x%.8lx, sz=0x%zx bytes, addr(v=%p, p=%pa)\n",  in dw_edma_pcie_probe()
315 		pci_dbg(pdev, "Data:\tWRITE CH%.2u, BAR=%u, off=0x%.8lx, sz=0x%zx bytes, addr(v=%p, p=%pa)\n",  in dw_edma_pcie_probe()
321 	for (i = 0; i < chip->ll_rd_cnt; i++) {  in dw_edma_pcie_probe()
322 		pci_dbg(pdev, "L. List:\tREAD CH%.2u, BAR=%u, off=0x%.8lx, sz=0x%zx bytes, addr(v=%p, p=%pa)\n",  in dw_edma_pcie_probe()
327 		pci_dbg(pdev, "Data:\tREAD CH%.2u, BAR=%u, off=0x%.8lx, sz=0x%zx bytes, addr(v=%p, p=%pa)\n",  in dw_edma_pcie_probe()
351 	return 0;  in dw_edma_pcie_probe()