Lines Matching refs:zynq_clkc_base
19 static void __iomem *zynq_clkc_base; variable
21 #define SLCR_ARMPLL_CTRL (zynq_clkc_base + 0x00)
22 #define SLCR_DDRPLL_CTRL (zynq_clkc_base + 0x04)
23 #define SLCR_IOPLL_CTRL (zynq_clkc_base + 0x08)
24 #define SLCR_PLL_STATUS (zynq_clkc_base + 0x0c)
25 #define SLCR_ARM_CLK_CTRL (zynq_clkc_base + 0x20)
26 #define SLCR_DDR_CLK_CTRL (zynq_clkc_base + 0x24)
27 #define SLCR_DCI_CLK_CTRL (zynq_clkc_base + 0x28)
28 #define SLCR_APER_CLK_CTRL (zynq_clkc_base + 0x2c)
29 #define SLCR_GEM0_CLK_CTRL (zynq_clkc_base + 0x40)
30 #define SLCR_GEM1_CLK_CTRL (zynq_clkc_base + 0x44)
31 #define SLCR_SMC_CLK_CTRL (zynq_clkc_base + 0x48)
32 #define SLCR_LQSPI_CLK_CTRL (zynq_clkc_base + 0x4c)
33 #define SLCR_SDIO_CLK_CTRL (zynq_clkc_base + 0x50)
34 #define SLCR_UART_CLK_CTRL (zynq_clkc_base + 0x54)
35 #define SLCR_SPI_CLK_CTRL (zynq_clkc_base + 0x58)
36 #define SLCR_CAN_CLK_CTRL (zynq_clkc_base + 0x5c)
37 #define SLCR_CAN_MIOCLK_CTRL (zynq_clkc_base + 0x60)
38 #define SLCR_DBG_CLK_CTRL (zynq_clkc_base + 0x64)
39 #define SLCR_PCAP_CLK_CTRL (zynq_clkc_base + 0x68)
40 #define SLCR_FPGA0_CLK_CTRL (zynq_clkc_base + 0x70)
41 #define SLCR_621_TRUE (zynq_clkc_base + 0xc4)
42 #define SLCR_SWDT_CLK_SEL (zynq_clkc_base + 0x204)
597 zynq_clkc_base = (__force void __iomem *)slcr->data + res.start; in zynq_clock_init()
604 pr_info("%s: clkc starts at %p\n", __func__, zynq_clkc_base); in zynq_clock_init()