Lines Matching +full:fractional +full:- +full:n
1 // SPDX-License-Identifier: GPL-2.0
11 #include <linux/clk-provider.h>
15 #include <dt-bindings/clock/at91.h>
23 * enum pll_ids - PLL clocks identifiers
41 * enum pll_type - PLL type identifiers
42 * @PLL_TYPE_FRAC: fractional PLL identifier
62 /* Fractional PLL core output range. */
83 /* Fractional PLL output range. */
141 /* Layout for fractional PLL ID PLLA. */
150 /* Layout for fractional PLLs. */
185 * @n: clock name
191 * @eid: export index in sam9x7->chws[] array
194 const char *n;
204 .n = "plla_fracck",
217 .n = "plla_divpmcck",
230 .n = "upll_fracck",
239 .n = "upll_divpmcck",
252 .n = "audiopll_fracck",
261 .n = "audiopll_divpmcck",
272 .n = "audiopll_diviock",
285 .n = "lvdspll_fracck",
294 .n = "lvdspll_divpmcck",
307 .n = "plla_div2pmcck",
338 char *n;
347 { .n = "ddrck", .p = "masterck_div", .id = 2, .flags = CLK_IS_CRITICAL },
348 { .n = "uhpck", .p = "usbck", .id = 6 },
349 { .n = "pck0", .p = "prog0", .id = 8 },
350 { .n = "pck1", .p = "prog1", .id = 9 },
355 * @n: clock name
360 char *n;
364 { .n = "pioA_clk", .id = 2, },
365 { .n = "pioB_clk", .id = 3, },
366 { .n = "pioC_clk", .id = 4, },
367 { .n = "flex0_clk", .id = 5, },
368 { .n = "flex1_clk", .id = 6, },
369 { .n = "flex2_clk", .id = 7, },
370 { .n = "flex3_clk", .id = 8, },
371 { .n = "flex6_clk", .id = 9, },
372 { .n = "flex7_clk", .id = 10, },
373 { .n = "flex8_clk", .id = 11, },
374 { .n = "sdmmc0_clk", .id = 12, },
375 { .n = "flex4_clk", .id = 13, },
376 { .n = "flex5_clk", .id = 14, },
377 { .n = "flex9_clk", .id = 15, },
378 { .n = "flex10_clk", .id = 16, },
379 { .n = "tcb0_clk", .id = 17, },
380 { .n = "pwm_clk", .id = 18, },
381 { .n = "adc_clk", .id = 19, },
382 { .n = "dma0_clk", .id = 20, },
383 { .n = "uhphs_clk", .id = 22, },
384 { .n = "udphs_clk", .id = 23, },
385 { .n = "macb0_clk", .id = 24, },
386 { .n = "lcd_clk", .id = 25, },
387 { .n = "sdmmc1_clk", .id = 26, },
388 { .n = "ssc_clk", .id = 28, },
389 { .n = "can0_clk", .id = 29, },
390 { .n = "can1_clk", .id = 30, },
391 { .n = "flex11_clk", .id = 32, },
392 { .n = "flex12_clk", .id = 33, },
393 { .n = "i2s_clk", .id = 34, },
394 { .n = "qspi_clk", .id = 35, },
395 { .n = "gfx2d_clk", .id = 36, },
396 { .n = "pit64b0_clk", .id = 37, },
397 { .n = "trng_clk", .id = 38, },
398 { .n = "aes_clk", .id = 39, },
399 { .n = "tdes_clk", .id = 40, },
400 { .n = "sha_clk", .id = 41, },
401 { .n = "classd_clk", .id = 42, },
402 { .n = "isi_clk", .id = 43, },
403 { .n = "pioD_clk", .id = 44, },
404 { .n = "tcb1_clk", .id = 45, },
405 { .n = "dbgu_clk", .id = 47, },
410 { .n = "mpddr_clk", .id = 49, .f = CLK_IS_CRITICAL },
411 { .n = "csi2dc_clk", .id = 52, },
412 { .n = "csi4l_clk", .id = 53, },
413 { .n = "dsi4l_clk", .id = 54, },
414 { .n = "lvdsc_clk", .id = 56, },
415 { .n = "pit64b1_clk", .id = 58, },
416 { .n = "puf_clk", .id = 59, },
417 { .n = "gmactsu_clk", .id = 67, },
422 * @n: clock name
431 const char *n;
440 .n = "flex0_gclk",
449 .n = "flex1_gclk",
458 .n = "flex2_gclk",
467 .n = "flex3_gclk",
476 .n = "flex6_gclk",
485 .n = "flex7_gclk",
494 .n = "flex8_gclk",
503 .n = "sdmmc0_gclk",
513 .n = "flex4_gclk",
522 .n = "flex5_gclk",
531 .n = "flex9_gclk",
540 .n = "flex10_gclk",
549 .n = "tcb0_gclk",
558 .n = "adc_gclk",
567 .n = "lcd_gclk",
577 .n = "sdmmc1_gclk",
587 .n = "mcan0_gclk",
597 .n = "mcan1_gclk",
607 .n = "flex11_gclk",
616 .n = "flex12_gclk",
625 .n = "i2s_gclk",
635 .n = "qspi_gclk",
645 .n = "pit64b0_gclk",
654 .n = "classd_gclk",
664 .n = "tcb1_gclk",
673 .n = "dbgu_gclk",
682 .n = "mipiphy_gclk",
692 .n = "pit64b1_gclk",
701 .n = "gmac_gclk",
723 i = of_property_match_string(np, "clock-names", "td_slck");
729 i = of_property_match_string(np, "clock-names", "md_slck");
735 i = of_property_match_string(np, "clock-names", "main_xtal");
773 sam9x7_pmc->chws[PMC_MAIN] = hw;
779 if (!sam9x7_plls[i][j].n)
785 parent_hw = sam9x7_pmc->chws[PMC_MAIN];
794 sam9x7_plls[i][j].n,
805 sam9x7_plls[i][j].n,
820 sam9x7_pmc->chws[sam9x7_plls[i][j].eid] = hw;
841 sam9x7_pmc->chws[PMC_MCK] = hw;
869 sam9x7_pmc->pchws[i] = hw;
873 hw = at91_clk_register_system(regmap, sam9x7_systemck[i].n,
880 sam9x7_pmc->shws[sam9x7_systemck[i].id] = hw;
886 sam9x7_periphck[i].n,
894 sam9x7_pmc->phws[sam9x7_periphck[i].id] = hw;
918 sam9x7_gck[i].n,
927 sam9x7_pmc->ghws[sam9x7_gck[i].id] = hw;
946 CLK_OF_DECLARE(sam9x7_pmc, "microchip,sam9x7-pmc", sam9x7_pmc_setup);