Lines Matching refs:dxstate
1507 u32 dxstate)
1509 bt_dev_dbg(data->hdev, "writing sleep_ctl_reg: 0x%8.8x", dxstate);
1510 btintel_pcie_wr_reg32(data, BTINTEL_PCIE_CSR_IPC_SLEEP_CTL_REG, dxstate);
4220 static int btintel_pcie_set_dxstate(struct btintel_pcie_data *data, u32 dxstate)
4229 btintel_pcie_wr_sleep_cntrl(data, dxstate);
4237 dx_intr_timeout_ms, dxstate, retry);
4258 if (dxstate == BTINTEL_PCIE_STATE_D0) {
4315 u32 dxstate;
4323 dxstate = BTINTEL_PCIE_STATE_D3_HOT;
4325 dxstate = BTINTEL_PCIE_STATE_D3_COLD;
4330 err = btintel_pcie_set_dxstate(data, dxstate);
4333 bt_dev_err(data->hdev, "Failed to set dxstate:%u (%d)",
4334 dxstate, err);