Lines Matching full:a3
52 xchal_cp##x##_store a2 a3 a4 a5 a6; \
60 xchal_cp##x##_load a2 a3 a4 a5 a6; \
114 * a3: a3
124 s32i a3, a2, PT_AREG3
133 l32i a3, a0, THREAD_CPENABLE
134 beqz a3, .Lload_local
141 l32i a3, a0, THREAD_CPU
143 beq a0, a3, .Lload_local
146 l32i a3, a2, PT_AREG3
152 /* Save remaining registers a1-a3 and SAR */
155 rsr a3, sar
157 s32i a3, a2, PT_SAR
162 /* The hal macros require up to 4 temporary registers. We use a3..a6. */
174 rsr a3, exccause
175 addi a3, a3, -EXCCAUSE_COPROCESSOR0_DISABLED
177 /* Set corresponding CPENABLE bit -> (sar:cp-index, a3: 1<<cp-index)*/
179 ssl a3 # SAR: 32 - coprocessor_number
190 addx8 a7, a3, a7
191 addx4 a7, a3, a7
196 addx4 a0, a3, a0 # entry for CP
230 l32i a3, a7, CP_REGS_TAB_SAVE
232 callx0 a3
244 l32i a3, a7, CP_REGS_TAB_LOAD
246 callx0 a3
259 l32i a3, a1, PT_AREG3
273 * a2 a3
288 addx8 a4, a3, a4
289 addx4 a3, a3, a4
290 l32i a4, a3, CP_REGS_TAB_SAVE
292 l32i a3, a3, CP_REGS_TAB_OFFSET
293 add a2, a2, a3