Lines Matching +full:- +full:15 +full:v

1 /* SPDX-License-Identifier: GPL-2.0 */
16 #error only <asm/fpu-insn.h> can be included directly
23 /* GR_NUM - Retrieve general-purpose register number
76 		\opd = 15
83 /* VX_NUM - Retrieve vector register number
140 		\opd = 15
195 /* RXB - Compute most significant bit used vector registers
200  *		are stored in instruction bits 8-11.
203  *		are stored in instruction bits 12-15.
206  *		are stored in instruction bits 16-19.
209  *		are stored in instruction bits 32-35.
213  * not limited to the vector instruction formats VRR-g, VRR-h, VRS-a, VRS-d,
235 /* MRXB - Generate Element Size Control and RXB value
252 /* MRXBOPC - Generate Element Size Control, RXB, and final Opcode fields
274 	.word	(0xE700 | ((v1&15) << 4))
286 .macro	VLVG	v, gr, disp, m
287 	VX_NUM	v1, \v
290 	.word	0xE700 | ((v1&15) << 4) | r3
294 .macro	VLVGB	v, gr, index, base
295 	VLVG	\v, \gr, \index, \base, 0
297 .macro	VLVGH	v, gr, index
298 	VLVG	\v, \gr, \index, 1
300 .macro	VLVGF	v, gr, index
301 	VLVG	\v, \gr, \index, 2
303 .macro	VLVGG	v, gr, index
304 	VLVG	\v, \gr, \index, 3
311 	.word	0xE700 | ((v1&15) << 4) | (v2&15)
317 .macro	VL	v, disp, index="%r0", base
318 	VX_NUM	v1, \v
321 	.word	0xE700 | ((v1&15) << 4) | x2
331 	.word	0xE700 | ((v1&15) << 4) | x2
351 	.word	0xE700 | ((v1&15) << 4)
373 	.word	0xE700 | (r1 << 4) | (v3&15)
395 	.word	0xE700 | ((v1&15) << 4) | (v3&15)
405 	.word	0xE700 | ((v1&15) << 4) | (x2&15)
415 	.word	0xE600 | ((v1&15) << 4) | (x2&15)
437 	.word	0xE700 | ((v1&15) << 4) | (v3&15)
448 	.word	0xE700 | ((v1&15) << 4) | (v2&15)
449 	.word	((v3&15) << 12)
450 	MRXBOPC	(v4&15), 0x8C, v1, v2, v3, v4
457 	.word	0xE700 | ((v1&15) << 4) | (v2&15)
476 	.word	0xE700 | ((v1&15) << 4) | (v2&15)
477 	.word	((v3&15) << 12)
485 	.word	0xE700 | ((v1&15) << 4) | (v3&15)
507 	.word	0xE700 | ((v1&15) << 4) | (v2&15)
508 	.word	((v3&15) << 12)
529 	.word	0xE700 | ((v1&15) << 4) | (v2&15)
530 	.word	((v3&15) << 12)
547 .macro VLL	v, gr, disp, base
548 	VX_NUM	v1, \v
551 	.word	0xE700 | ((v1&15) << 4) | r3
557 .macro VSTL	v, gr, disp, base
558 	VX_NUM	v1, \v
561 	.word	0xE700 | ((v1&15) << 4) | r3
573 	.word	0xE700 | ((v1&15) << 4) | (v2&15)
574 	.word	((v3&15) << 12)
583 	.word	0xE700 | ((v1&15) << 4) | (v2&15)
584 	.word	((v3&15) << 12)
593 	.word	0xE700 | ((v1&15) << 4) | (v2&15)
594 	.word	((v3&15) << 12)
603 	.word	0xE700 | ((v1&15) << 4) | (v2&15)
604 	.word	((v3&15) << 12)
626 	.word	0xE700 | ((v1&15) << 4) | (v2&15)
627 	.word	((v3&15) << 12) | (\m5 << 8)
628 	MRXBOPC	(v4&15), 0xBC, v1, v2, v3, v4
648 	.word	0xE700 | ((v1&15) << 4) | (v2&15)
649 	.word	((v3&15) << 12)
656 	.word	0xE700 | ((v1&15) << 4)
678 	.word	0xE700 | ((v1&15) << 4) | (v2&15)
679 	.word	((v3&15) << 12)
703 	.word	0xE700 | ((v1&15) << 4) | (v2&15)
704 	.word	((v3&15) << 12)
726 	.word	0xE700 | ((v1&15) << 4) | (v3&15)
748 	.word	0xE700 | ((v1&15) << 4) | (v2&15)
749 	.word	((v3&15) << 12) | (\imm4)