Lines Matching +full:0 +full:x00000044
24 #define MCFICM_INTC0 (MCF_IPSBAR + 0x0c00) /* Base for Interrupt Ctrl 0 */
25 #define MCFICM_INTC1 (MCF_IPSBAR + 0x0d00) /* Base for Interrupt Ctrl 0 */
27 #define MCFINTC_IPRH 0x00 /* Interrupt pending 32-63 */
28 #define MCFINTC_IPRL 0x04 /* Interrupt pending 1-31 */
29 #define MCFINTC_IMRH 0x08 /* Interrupt mask 32-63 */
30 #define MCFINTC_IMRL 0x0c /* Interrupt mask 1-31 */
31 #define MCFINTC_INTFRCH 0x10 /* Interrupt force 32-63 */
32 #define MCFINTC_INTFRCL 0x14 /* Interrupt force 1-31 */
33 #define MCFINTC_IRLR 0x18 /* */
34 #define MCFINTC_IACKL 0x19 /* */
35 #define MCFINTC_ICR0 0x40 /* Base ICR register */
63 #define MCFSIM_DCR (MCF_IPSBAR + 0x00000044) /* Control */
64 #define MCFSIM_DACR0 (MCF_IPSBAR + 0x00000048) /* Base address 0 */
65 #define MCFSIM_DMR0 (MCF_IPSBAR + 0x0000004c) /* Address mask 0 */
66 #define MCFSIM_DACR1 (MCF_IPSBAR + 0x00000050) /* Base address 1 */
67 #define MCFSIM_DMR1 (MCF_IPSBAR + 0x00000054) /* Address mask 1 */
72 #define MCFDMA_BASE0 (MCF_IPSBAR + 0x00000100)
73 #define MCFDMA_BASE1 (MCF_IPSBAR + 0x00000140)
74 #define MCFDMA_BASE2 (MCF_IPSBAR + 0x00000180)
75 #define MCFDMA_BASE3 (MCF_IPSBAR + 0x000001C0)
80 #define MCFUART_BASE0 (MCF_IPSBAR + 0x00000200)
81 #define MCFUART_BASE1 (MCF_IPSBAR + 0x00000240)
82 #define MCFUART_BASE2 (MCF_IPSBAR + 0x00000280)
87 #define MCFFEC_BASE0 (MCF_IPSBAR + 0x00001000)
88 #define MCFFEC_SIZE0 0x800
93 #define MCFQSPI_BASE (MCF_IPSBAR + 0x340)
94 #define MCFQSPI_SIZE 0x40
104 #define MCFGPIO_PODR_A (MCF_IPSBAR + 0x00100000)
105 #define MCFGPIO_PODR_B (MCF_IPSBAR + 0x00100001)
106 #define MCFGPIO_PODR_C (MCF_IPSBAR + 0x00100002)
107 #define MCFGPIO_PODR_D (MCF_IPSBAR + 0x00100003)
108 #define MCFGPIO_PODR_E (MCF_IPSBAR + 0x00100004)
109 #define MCFGPIO_PODR_F (MCF_IPSBAR + 0x00100005)
110 #define MCFGPIO_PODR_G (MCF_IPSBAR + 0x00100006)
111 #define MCFGPIO_PODR_H (MCF_IPSBAR + 0x00100007)
112 #define MCFGPIO_PODR_J (MCF_IPSBAR + 0x00100008)
113 #define MCFGPIO_PODR_DD (MCF_IPSBAR + 0x00100009)
114 #define MCFGPIO_PODR_EH (MCF_IPSBAR + 0x0010000A)
115 #define MCFGPIO_PODR_EL (MCF_IPSBAR + 0x0010000B)
116 #define MCFGPIO_PODR_AS (MCF_IPSBAR + 0x0010000C)
117 #define MCFGPIO_PODR_QS (MCF_IPSBAR + 0x0010000D)
118 #define MCFGPIO_PODR_SD (MCF_IPSBAR + 0x0010000E)
119 #define MCFGPIO_PODR_TC (MCF_IPSBAR + 0x0010000F)
120 #define MCFGPIO_PODR_TD (MCF_IPSBAR + 0x00100010)
121 #define MCFGPIO_PODR_UA (MCF_IPSBAR + 0x00100011)
123 #define MCFGPIO_PDDR_A (MCF_IPSBAR + 0x00100014)
124 #define MCFGPIO_PDDR_B (MCF_IPSBAR + 0x00100015)
125 #define MCFGPIO_PDDR_C (MCF_IPSBAR + 0x00100016)
126 #define MCFGPIO_PDDR_D (MCF_IPSBAR + 0x00100017)
127 #define MCFGPIO_PDDR_E (MCF_IPSBAR + 0x00100018)
128 #define MCFGPIO_PDDR_F (MCF_IPSBAR + 0x00100019)
129 #define MCFGPIO_PDDR_G (MCF_IPSBAR + 0x0010001A)
130 #define MCFGPIO_PDDR_H (MCF_IPSBAR + 0x0010001B)
131 #define MCFGPIO_PDDR_J (MCF_IPSBAR + 0x0010001C)
132 #define MCFGPIO_PDDR_DD (MCF_IPSBAR + 0x0010001D)
133 #define MCFGPIO_PDDR_EH (MCF_IPSBAR + 0x0010001E)
134 #define MCFGPIO_PDDR_EL (MCF_IPSBAR + 0x0010001F)
135 #define MCFGPIO_PDDR_AS (MCF_IPSBAR + 0x00100020)
136 #define MCFGPIO_PDDR_QS (MCF_IPSBAR + 0x00100021)
137 #define MCFGPIO_PDDR_SD (MCF_IPSBAR + 0x00100022)
138 #define MCFGPIO_PDDR_TC (MCF_IPSBAR + 0x00100023)
139 #define MCFGPIO_PDDR_TD (MCF_IPSBAR + 0x00100024)
140 #define MCFGPIO_PDDR_UA (MCF_IPSBAR + 0x00100025)
142 #define MCFGPIO_PPDSDR_A (MCF_IPSBAR + 0x00100028)
143 #define MCFGPIO_PPDSDR_B (MCF_IPSBAR + 0x00100029)
144 #define MCFGPIO_PPDSDR_C (MCF_IPSBAR + 0x0010002A)
145 #define MCFGPIO_PPDSDR_D (MCF_IPSBAR + 0x0010002B)
146 #define MCFGPIO_PPDSDR_E (MCF_IPSBAR + 0x0010002C)
147 #define MCFGPIO_PPDSDR_F (MCF_IPSBAR + 0x0010002D)
148 #define MCFGPIO_PPDSDR_G (MCF_IPSBAR + 0x0010002E)
149 #define MCFGPIO_PPDSDR_H (MCF_IPSBAR + 0x0010002F)
150 #define MCFGPIO_PPDSDR_J (MCF_IPSBAR + 0x00100030)
151 #define MCFGPIO_PPDSDR_DD (MCF_IPSBAR + 0x00100031)
152 #define MCFGPIO_PPDSDR_EH (MCF_IPSBAR + 0x00100032)
153 #define MCFGPIO_PPDSDR_EL (MCF_IPSBAR + 0x00100033)
154 #define MCFGPIO_PPDSDR_AS (MCF_IPSBAR + 0x00100034)
155 #define MCFGPIO_PPDSDR_QS (MCF_IPSBAR + 0x00100035)
156 #define MCFGPIO_PPDSDR_SD (MCF_IPSBAR + 0x00100036)
157 #define MCFGPIO_PPDSDR_TC (MCF_IPSBAR + 0x00100037)
158 #define MCFGPIO_PPDSDR_TD (MCF_IPSBAR + 0x00100038)
159 #define MCFGPIO_PPDSDR_UA (MCF_IPSBAR + 0x00100039)
161 #define MCFGPIO_PCLRR_A (MCF_IPSBAR + 0x0010003C)
162 #define MCFGPIO_PCLRR_B (MCF_IPSBAR + 0x0010003D)
163 #define MCFGPIO_PCLRR_C (MCF_IPSBAR + 0x0010003E)
164 #define MCFGPIO_PCLRR_D (MCF_IPSBAR + 0x0010003F)
165 #define MCFGPIO_PCLRR_E (MCF_IPSBAR + 0x00100040)
166 #define MCFGPIO_PCLRR_F (MCF_IPSBAR + 0x00100041)
167 #define MCFGPIO_PCLRR_G (MCF_IPSBAR + 0x00100042)
168 #define MCFGPIO_PCLRR_H (MCF_IPSBAR + 0x00100043)
169 #define MCFGPIO_PCLRR_J (MCF_IPSBAR + 0x00100044)
170 #define MCFGPIO_PCLRR_DD (MCF_IPSBAR + 0x00100045)
171 #define MCFGPIO_PCLRR_EH (MCF_IPSBAR + 0x00100046)
172 #define MCFGPIO_PCLRR_EL (MCF_IPSBAR + 0x00100047)
173 #define MCFGPIO_PCLRR_AS (MCF_IPSBAR + 0x00100048)
174 #define MCFGPIO_PCLRR_QS (MCF_IPSBAR + 0x00100049)
175 #define MCFGPIO_PCLRR_SD (MCF_IPSBAR + 0x0010004A)
176 #define MCFGPIO_PCLRR_TC (MCF_IPSBAR + 0x0010004B)
177 #define MCFGPIO_PCLRR_TD (MCF_IPSBAR + 0x0010004C)
178 #define MCFGPIO_PCLRR_UA (MCF_IPSBAR + 0x0010004D)
180 #define MCFGPIO_PBCDPAR (MCF_IPSBAR + 0x00100050)
181 #define MCFGPIO_PFPAR (MCF_IPSBAR + 0x00100051)
182 #define MCFGPIO_PEPAR (MCF_IPSBAR + 0x00100052)
183 #define MCFGPIO_PJPAR (MCF_IPSBAR + 0x00100054)
184 #define MCFGPIO_PSDPAR (MCF_IPSBAR + 0x00100055)
185 #define MCFGPIO_PASPAR (MCF_IPSBAR + 0x00100056)
186 #define MCFGPIO_PEHLPAR (MCF_IPSBAR + 0x00100058)
187 #define MCFGPIO_PQSPAR (MCF_IPSBAR + 0x00100059)
188 #define MCFGPIO_PTCPAR (MCF_IPSBAR + 0x0010005A)
189 #define MCFGPIO_PTDPAR (MCF_IPSBAR + 0x0010005B)
190 #define MCFGPIO_PUAPAR (MCF_IPSBAR + 0x0010005C)
195 #define MCFPIT_BASE1 (MCF_IPSBAR + 0x00150000)
196 #define MCFPIT_BASE2 (MCF_IPSBAR + 0x00160000)
197 #define MCFPIT_BASE3 (MCF_IPSBAR + 0x00170000)
198 #define MCFPIT_BASE4 (MCF_IPSBAR + 0x00180000)
203 #define MCFEPORT_EPPAR (MCF_IPSBAR + 0x00130000)
204 #define MCFEPORT_EPDDR (MCF_IPSBAR + 0x00130002)
205 #define MCFEPORT_EPIER (MCF_IPSBAR + 0x00130003)
206 #define MCFEPORT_EPDR (MCF_IPSBAR + 0x00130004)
207 #define MCFEPORT_EPPDR (MCF_IPSBAR + 0x00130005)
208 #define MCFEPORT_EPFR (MCF_IPSBAR + 0x00130006)
213 #define MCFQADC_PORTQA (MCF_IPSBAR + 0x00190006)
214 #define MCFQADC_PORTQB (MCF_IPSBAR + 0x00190007)
215 #define MCFQADC_DDRQA (MCF_IPSBAR + 0x00190008)
216 #define MCFQADC_DDRQB (MCF_IPSBAR + 0x00190009)
221 #define MCFGPTA_GPTPORT (MCF_IPSBAR + 0x001A001D)
222 #define MCFGPTA_GPTDDR (MCF_IPSBAR + 0x001A001E)
223 #define MCFGPTB_GPTPORT (MCF_IPSBAR + 0x001B001D)
224 #define MCFGPTB_GPTDDR (MCF_IPSBAR + 0x001B001E)
243 #define MCF_RCR (MCF_IPSBAR + 0x110000)
244 #define MCF_RSR (MCF_IPSBAR + 0x110001)
246 #define MCF_RCR_SWRESET 0x80 /* Software reset bit */
247 #define MCF_RCR_FRCSTOUT 0x40 /* Force external reset */
252 #define MCFI2C_BASE0 (MCF_IPSBAR + 0x300)
253 #define MCFI2C_SIZE0 0x40