Lines Matching refs:MUX_M1
42 0x064 MUX_M1 /* UART3_CTS_N */
43 0x068 MUX_M1 /* UART3_RTS_N */
44 0x06c MUX_M1 /* UART3_RXD */
45 0x070 MUX_M1 /* UART3_TXD */
51 0x074 MUX_M1 /* UART4_CTS_N */
52 0x078 MUX_M1 /* UART4_RTS_N */
53 0x07c MUX_M1 /* UART4_RXD */
54 0x080 MUX_M1 /* UART4_TXD */
60 0x05c MUX_M1 /* UART6_RXD */
61 0x060 MUX_M1 /* UART6_TXD */
67 0x010 MUX_M1 /* I2C3_SCL */
68 0x014 MUX_M1 /* I2C3_SDA */
74 0x03c MUX_M1 /* I2C4_SCL */
75 0x040 MUX_M1 /* I2C4_SDA */
105 0x018 MUX_M1 /* ISP_CLK0 */
106 0x024 MUX_M1 /* ISP_SCL0 */
107 0x028 MUX_M1 /* ISP_SDA0 */
113 0x01c MUX_M1 /* ISP_CLK1 */
114 0x02c MUX_M1 /* ISP_SCL1 */
115 0x030 MUX_M1 /* ISP_SDA1 */
144 0x050 MUX_M1 /* I2S2_DI */
145 0x054 MUX_M1 /* I2S2_DO */
146 0x058 MUX_M1 /* I2S2_XCLK */
147 0x05c MUX_M1 /* I2S2_XFS */
153 0x094 MUX_M1 /* SPI0_CLK */
154 0x098 MUX_M1 /* SPI0_DI */
155 0x09c MUX_M1 /* SPI0_DO */
156 0x0a0 MUX_M1 /* SPI0_CS0_N */
162 0x710 MUX_M1 /* SPI2_CLK */
163 0x714 MUX_M1 /* SPI2_DI */
164 0x718 MUX_M1 /* SPI2_DO */
165 0x71c MUX_M1 /* SPI2_CS0_N */
171 0x72c MUX_M1 /* SPI3_CLK */
172 0x730 MUX_M1 /* SPI3_DI */
173 0x734 MUX_M1 /* SPI3_DO */
174 0x738 MUX_M1 /* SPI3_CS0_N */
180 0x020 MUX_M1 /* I2C0_SCL */
181 0x024 MUX_M1 /* I2C0_SDA */
187 0x028 MUX_M1 /* I2C1_SCL */
188 0x02c MUX_M1 /* I2C1_SDA */
193 0x030 MUX_M1 /* I2C2_SCL */
194 0x034 MUX_M1 /* I2C2_SDA */
200 0x084 MUX_M1 /* PCIE0_CLKREQ_N */
522 0x000 MUX_M1 /* SDIO_CLK */
523 0x004 MUX_M1 /* SDIO_CMD */
524 0x008 MUX_M1 /* SDIO_DATA0 */
525 0x00c MUX_M1 /* SDIO_DATA1 */
526 0x010 MUX_M1 /* SDIO_DATA2 */
527 0x014 MUX_M1 /* SDIO_DATA3 */
597 0x000 MUX_M1 /* SD_CLK */
598 0x004 MUX_M1 /* SD_CMD */
599 0x008 MUX_M1 /* SD_DATA0 */
600 0x00c MUX_M1 /* SD_DATA1 */
601 0x010 MUX_M1 /* SD_DATA2 */
602 0x014 MUX_M1 /* SD_DATA3 */