Lines Matching +full:inter +full:- +full:processor

1 .. SPDX-License-Identifier: GPL-2.0
3 .. include:: ../../disclaimer-zh_TW.rst
5 :Original: Documentation/arch/loongarch/irq-chip-model.rst
15 HTVECINTC（Hyper-Transport Vector Interrupt Controller）、PCH-PIC（LS7A芯片組的主中
16 斷控制器）、PCH-LPC（LS7A芯片組的LPC中斷控制器）和PCH-MSI（MSI中斷控制器）。
19 全局中斷控制器（每個芯片一個，所有核共享），而PCH-PIC/PCH-LPC/PCH-MSI是CPU外部的中
26 在這種模型裏面，IPI（Inter-Processor Interrupt）和CPU本地時鐘中斷直接發送到CPUINTC，
27 CPU串口（UARTs）中斷髮送到LIOINTC，而其他所有設備的中斷則分別發送到所連接的PCH-PIC/
28 PCH-LPC/PCH-MSI，然後被HTVECINTC統一收集，再發送到LIOINTC，最後到達CPUINTC::
30      +-----+     +---------+     +-------+
31      | IPI | --> | CPUINTC | <-- | Timer |
32      +-----+     +---------+     +-------+
35                  +---------+     +-------+
36                  | LIOINTC | <-- | UARTs |
37                  +---------+     +-------+
40                 +-----------+
42                 +-----------+
45            +---------+ +---------+
46            | PCH-PIC | | PCH-MSI |
47            +---------+ +---------+
50      +---------+ +---------+ +---------+
51      | PCH-LPC | | Devices | | Devices |
52      +---------+ +---------+ +---------+
55      +---------+
57      +---------+
62 在這種模型裏面，IPI（Inter-Processor Interrupt）和CPU本地時鐘中斷直接發送到CPUINTC，
63 CPU串口（UARTs）中斷髮送到LIOINTC，而其他所有設備的中斷則分別發送到所連接的PCH-PIC/
64 PCH-LPC/PCH-MSI，然後被EIOINTC統一收集，再直接到達CPUINTC::
66           +-----+     +---------+     +-------+
67           | IPI | --> | CPUINTC | <-- | Timer |
68           +-----+     +---------+     +-------+
71                 +---------+ +---------+     +-------+
72                 | EIOINTC | | LIOINTC | <-- | UARTs |
73                 +---------+ +---------+     +-------+
76           +---------+ +---------+
77           | PCH-PIC | | PCH-MSI |
78           +---------+ +---------+
81     +---------+ +---------+ +---------+
82     | PCH-LPC | | Devices | | Devices |
83     +---------+ +---------+ +---------+
86     +---------+
88     +---------+
117 PCH-PIC::
123 PCH-MSI::
129 PCH-LPC::
140 …https://github.com/loongson/LoongArch-Documentation/releases/latest/download/Loongson-3A5000-userm…
142 …https://github.com/loongson/LoongArch-Documentation/releases/latest/download/Loongson-3A5000-userm…
146 …https://github.com/loongson/LoongArch-Documentation/releases/latest/download/Loongson-7A1000-userm…
148 …https://github.com/loongson/LoongArch-Documentation/releases/latest/download/Loongson-7A1000-userm…
151     - CPUINTC：即《龍芯架構參考手冊卷一》第7.4節所描述的CSR.ECFG/CSR.ESTAT寄存器及其
153     - LIOINTC：即《龍芯3A5000處理器使用手冊》第11.1節所描述的“傳統I/O中斷”；
154     - EIOINTC：即《龍芯3A5000處理器使用手冊》第11.2節所描述的“擴展I/O中斷”；
155     - HTVECINTC：即《龍芯3A5000處理器使用手冊》第14.3節所描述的“HyperTransport中斷”；
156     - PCH-PIC/PCH-MSI：即《龍芯7A1000橋片用戶手冊》第5章所描述的“中斷控制器”；
157     - PCH-LPC：即《龍芯7A1000橋片用戶手冊》第24.3節所描述的“LPC中斷”。