clk-id.h (85a3685852d9ac7d92be9d824533c915a4597fa4) clk-id.h (dc37fec48314d942003a414a4bab38f4688f09a3)
1/*
2 * This header provides IDs for clocks common between several Tegra SoCs
3 */
4#ifndef _TEGRA_CLK_ID_H
5#define _TEGRA_CLK_ID_H
6
7enum clk_id {
8 tegra_clk_actmon,
9 tegra_clk_adx,
10 tegra_clk_adx1,
11 tegra_clk_afi,
12 tegra_clk_amx,
13 tegra_clk_amx1,
14 tegra_clk_apbdma,
15 tegra_clk_apbif,
1/*
2 * This header provides IDs for clocks common between several Tegra SoCs
3 */
4#ifndef _TEGRA_CLK_ID_H
5#define _TEGRA_CLK_ID_H
6
7enum clk_id {
8 tegra_clk_actmon,
9 tegra_clk_adx,
10 tegra_clk_adx1,
11 tegra_clk_afi,
12 tegra_clk_amx,
13 tegra_clk_amx1,
14 tegra_clk_apbdma,
15 tegra_clk_apbif,
16 tegra_clk_ape,
16 tegra_clk_audio0,
17 tegra_clk_audio0_2x,
18 tegra_clk_audio0_mux,
19 tegra_clk_audio1,
20 tegra_clk_audio1_2x,
21 tegra_clk_audio1_mux,
22 tegra_clk_audio2,
23 tegra_clk_audio2_2x,

--- 9 unchanged lines hidden (view full) ---

33 tegra_clk_bsev,
34 tegra_clk_cclk_g,
35 tegra_clk_cclk_lp,
36 tegra_clk_cilab,
37 tegra_clk_cilcd,
38 tegra_clk_cile,
39 tegra_clk_clk_32k,
40 tegra_clk_clk72Mhz,
17 tegra_clk_audio0,
18 tegra_clk_audio0_2x,
19 tegra_clk_audio0_mux,
20 tegra_clk_audio1,
21 tegra_clk_audio1_2x,
22 tegra_clk_audio1_mux,
23 tegra_clk_audio2,
24 tegra_clk_audio2_2x,

--- 9 unchanged lines hidden (view full) ---

34 tegra_clk_bsev,
35 tegra_clk_cclk_g,
36 tegra_clk_cclk_lp,
37 tegra_clk_cilab,
38 tegra_clk_cilcd,
39 tegra_clk_cile,
40 tegra_clk_clk_32k,
41 tegra_clk_clk72Mhz,
42 tegra_clk_clk72Mhz_8,
41 tegra_clk_clk_m,
42 tegra_clk_clk_m_div2,
43 tegra_clk_clk_m_div4,
44 tegra_clk_clk_out_1,
45 tegra_clk_clk_out_1_mux,
46 tegra_clk_clk_out_2,
47 tegra_clk_clk_out_2_mux,
48 tegra_clk_clk_out_3,
49 tegra_clk_clk_out_3_mux,
50 tegra_clk_cml0,
51 tegra_clk_cml1,
52 tegra_clk_csi,
53 tegra_clk_csite,
43 tegra_clk_clk_m,
44 tegra_clk_clk_m_div2,
45 tegra_clk_clk_m_div4,
46 tegra_clk_clk_out_1,
47 tegra_clk_clk_out_1_mux,
48 tegra_clk_clk_out_2,
49 tegra_clk_clk_out_2_mux,
50 tegra_clk_clk_out_3,
51 tegra_clk_clk_out_3_mux,
52 tegra_clk_cml0,
53 tegra_clk_cml1,
54 tegra_clk_csi,
55 tegra_clk_csite,
56 tegra_clk_csite_8,
54 tegra_clk_csus,
55 tegra_clk_cve,
56 tegra_clk_dam0,
57 tegra_clk_dam1,
58 tegra_clk_dam2,
59 tegra_clk_d_audio,
57 tegra_clk_csus,
58 tegra_clk_cve,
59 tegra_clk_dam0,
60 tegra_clk_dam1,
61 tegra_clk_dam2,
62 tegra_clk_d_audio,
63 tegra_clk_dbgapb,
60 tegra_clk_dds,
61 tegra_clk_dfll_ref,
62 tegra_clk_dfll_soc,
63 tegra_clk_disp1,
64 tegra_clk_dds,
65 tegra_clk_dfll_ref,
66 tegra_clk_dfll_soc,
67 tegra_clk_disp1,
68 tegra_clk_disp1_8,
64 tegra_clk_disp2,
69 tegra_clk_disp2,
70 tegra_clk_disp2_8,
65 tegra_clk_dp2,
66 tegra_clk_dpaux,
67 tegra_clk_dsialp,
68 tegra_clk_dsia_mux,
69 tegra_clk_dsiblp,
70 tegra_clk_dsib_mux,
71 tegra_clk_dtv,
72 tegra_clk_emc,
73 tegra_clk_entropy,
71 tegra_clk_dp2,
72 tegra_clk_dpaux,
73 tegra_clk_dsialp,
74 tegra_clk_dsia_mux,
75 tegra_clk_dsiblp,
76 tegra_clk_dsib_mux,
77 tegra_clk_dtv,
78 tegra_clk_emc,
79 tegra_clk_entropy,
80 tegra_clk_entropy_8,
74 tegra_clk_epp,
75 tegra_clk_epp_8,
76 tegra_clk_extern1,
77 tegra_clk_extern2,
78 tegra_clk_extern3,
79 tegra_clk_fuse,
80 tegra_clk_fuse_burn,
81 tegra_clk_gpu,
82 tegra_clk_gr2d,
83 tegra_clk_gr2d_8,
84 tegra_clk_gr3d,
85 tegra_clk_gr3d_8,
86 tegra_clk_hclk,
87 tegra_clk_hda,
81 tegra_clk_epp,
82 tegra_clk_epp_8,
83 tegra_clk_extern1,
84 tegra_clk_extern2,
85 tegra_clk_extern3,
86 tegra_clk_fuse,
87 tegra_clk_fuse_burn,
88 tegra_clk_gpu,
89 tegra_clk_gr2d,
90 tegra_clk_gr2d_8,
91 tegra_clk_gr3d,
92 tegra_clk_gr3d_8,
93 tegra_clk_hclk,
94 tegra_clk_hda,
95 tegra_clk_hda_8,
88 tegra_clk_hda2codec_2x,
96 tegra_clk_hda2codec_2x,
97 tegra_clk_hda2codec_2x_8,
89 tegra_clk_hda2hdmi,
90 tegra_clk_hdmi,
91 tegra_clk_hdmi_audio,
92 tegra_clk_host1x,
93 tegra_clk_host1x_8,
98 tegra_clk_hda2hdmi,
99 tegra_clk_hdmi,
100 tegra_clk_hdmi_audio,
101 tegra_clk_host1x,
102 tegra_clk_host1x_8,
103 tegra_clk_host1x_9,
104 tegra_clk_hsic_trk,
94 tegra_clk_i2c1,
95 tegra_clk_i2c2,
96 tegra_clk_i2c3,
97 tegra_clk_i2c4,
98 tegra_clk_i2c5,
99 tegra_clk_i2c6,
100 tegra_clk_i2cslow,
101 tegra_clk_i2s0,
102 tegra_clk_i2s0_sync,
103 tegra_clk_i2s1,
104 tegra_clk_i2s1_sync,
105 tegra_clk_i2s2,
106 tegra_clk_i2s2_sync,
107 tegra_clk_i2s3,
108 tegra_clk_i2s3_sync,
109 tegra_clk_i2s4,
110 tegra_clk_i2s4_sync,
111 tegra_clk_isp,
112 tegra_clk_isp_8,
105 tegra_clk_i2c1,
106 tegra_clk_i2c2,
107 tegra_clk_i2c3,
108 tegra_clk_i2c4,
109 tegra_clk_i2c5,
110 tegra_clk_i2c6,
111 tegra_clk_i2cslow,
112 tegra_clk_i2s0,
113 tegra_clk_i2s0_sync,
114 tegra_clk_i2s1,
115 tegra_clk_i2s1_sync,
116 tegra_clk_i2s2,
117 tegra_clk_i2s2_sync,
118 tegra_clk_i2s3,
119 tegra_clk_i2s3_sync,
120 tegra_clk_i2s4,
121 tegra_clk_i2s4_sync,
122 tegra_clk_isp,
123 tegra_clk_isp_8,
124 tegra_clk_isp_9,
113 tegra_clk_ispb,
114 tegra_clk_kbc,
115 tegra_clk_kfuse,
116 tegra_clk_la,
125 tegra_clk_ispb,
126 tegra_clk_kbc,
127 tegra_clk_kfuse,
128 tegra_clk_la,
129 tegra_clk_maud,
117 tegra_clk_mipi,
130 tegra_clk_mipi,
131 tegra_clk_mipibif,
118 tegra_clk_mipi_cal,
119 tegra_clk_mpe,
120 tegra_clk_mselect,
121 tegra_clk_msenc,
122 tegra_clk_ndflash,
123 tegra_clk_ndflash_8,
124 tegra_clk_ndspeed,
125 tegra_clk_ndspeed_8,
126 tegra_clk_nor,
132 tegra_clk_mipi_cal,
133 tegra_clk_mpe,
134 tegra_clk_mselect,
135 tegra_clk_msenc,
136 tegra_clk_ndflash,
137 tegra_clk_ndflash_8,
138 tegra_clk_ndspeed,
139 tegra_clk_ndspeed_8,
140 tegra_clk_nor,
141 tegra_clk_nvdec,
142 tegra_clk_nvenc,
143 tegra_clk_nvjpg,
127 tegra_clk_owr,
144 tegra_clk_owr,
145 tegra_clk_owr_8,
128 tegra_clk_pcie,
129 tegra_clk_pclk,
130 tegra_clk_pll_a,
131 tegra_clk_pll_a_out0,
146 tegra_clk_pcie,
147 tegra_clk_pclk,
148 tegra_clk_pll_a,
149 tegra_clk_pll_a_out0,
150 tegra_clk_pll_a1,
132 tegra_clk_pll_c,
133 tegra_clk_pll_c2,
134 tegra_clk_pll_c3,
135 tegra_clk_pll_c4,
136 tegra_clk_pll_c_out1,
137 tegra_clk_pll_d,
138 tegra_clk_pll_d2,
139 tegra_clk_pll_d2_out0,
140 tegra_clk_pll_d_out0,
141 tegra_clk_pll_dp,
142 tegra_clk_pll_e_out0,
151 tegra_clk_pll_c,
152 tegra_clk_pll_c2,
153 tegra_clk_pll_c3,
154 tegra_clk_pll_c4,
155 tegra_clk_pll_c_out1,
156 tegra_clk_pll_d,
157 tegra_clk_pll_d2,
158 tegra_clk_pll_d2_out0,
159 tegra_clk_pll_d_out0,
160 tegra_clk_pll_dp,
161 tegra_clk_pll_e_out0,
162 tegra_clk_pll_g_ref,
143 tegra_clk_pll_m,
144 tegra_clk_pll_m_out1,
163 tegra_clk_pll_m,
164 tegra_clk_pll_m_out1,
165 tegra_clk_pll_mb,
145 tegra_clk_pll_p,
146 tegra_clk_pll_p_out1,
147 tegra_clk_pll_p_out2,
148 tegra_clk_pll_p_out2_int,
149 tegra_clk_pll_p_out3,
150 tegra_clk_pll_p_out4,
166 tegra_clk_pll_p,
167 tegra_clk_pll_p_out1,
168 tegra_clk_pll_p_out2,
169 tegra_clk_pll_p_out2_int,
170 tegra_clk_pll_p_out3,
171 tegra_clk_pll_p_out4,
172 tegra_clk_pll_p_out4_cpu,
151 tegra_clk_pll_p_out5,
173 tegra_clk_pll_p_out5,
174 tegra_clk_pll_p_out_hsio,
175 tegra_clk_pll_p_out_xusb,
176 tegra_clk_pll_p_out_cpu,
177 tegra_clk_pll_p_out_adsp,
152 tegra_clk_pll_ref,
153 tegra_clk_pll_re_out,
154 tegra_clk_pll_re_vco,
155 tegra_clk_pll_u,
156 tegra_clk_pll_u_12m,
157 tegra_clk_pll_u_480m,
158 tegra_clk_pll_u_48m,
159 tegra_clk_pll_u_60m,
160 tegra_clk_pll_x,
161 tegra_clk_pll_x_out0,
162 tegra_clk_pwm,
178 tegra_clk_pll_ref,
179 tegra_clk_pll_re_out,
180 tegra_clk_pll_re_vco,
181 tegra_clk_pll_u,
182 tegra_clk_pll_u_12m,
183 tegra_clk_pll_u_480m,
184 tegra_clk_pll_u_48m,
185 tegra_clk_pll_u_60m,
186 tegra_clk_pll_x,
187 tegra_clk_pll_x_out0,
188 tegra_clk_pwm,
189 tegra_clk_qspi,
163 tegra_clk_rtc,
164 tegra_clk_sata,
190 tegra_clk_rtc,
191 tegra_clk_sata,
192 tegra_clk_sata_8,
165 tegra_clk_sata_cold,
166 tegra_clk_sata_oob,
193 tegra_clk_sata_cold,
194 tegra_clk_sata_oob,
195 tegra_clk_sata_oob_8,
167 tegra_clk_sbc1,
168 tegra_clk_sbc1_8,
196 tegra_clk_sbc1,
197 tegra_clk_sbc1_8,
198 tegra_clk_sbc1_9,
169 tegra_clk_sbc2,
170 tegra_clk_sbc2_8,
199 tegra_clk_sbc2,
200 tegra_clk_sbc2_8,
201 tegra_clk_sbc2_9,
171 tegra_clk_sbc3,
172 tegra_clk_sbc3_8,
202 tegra_clk_sbc3,
203 tegra_clk_sbc3_8,
204 tegra_clk_sbc3_9,
173 tegra_clk_sbc4,
174 tegra_clk_sbc4_8,
205 tegra_clk_sbc4,
206 tegra_clk_sbc4_8,
207 tegra_clk_sbc4_9,
175 tegra_clk_sbc5,
176 tegra_clk_sbc5_8,
177 tegra_clk_sbc6,
178 tegra_clk_sbc6_8,
179 tegra_clk_sclk,
208 tegra_clk_sbc5,
209 tegra_clk_sbc5_8,
210 tegra_clk_sbc6,
211 tegra_clk_sbc6_8,
212 tegra_clk_sclk,
213 tegra_clk_sdmmc_legacy,
180 tegra_clk_sdmmc1,
181 tegra_clk_sdmmc1_8,
214 tegra_clk_sdmmc1,
215 tegra_clk_sdmmc1_8,
216 tegra_clk_sdmmc1_9,
182 tegra_clk_sdmmc2,
183 tegra_clk_sdmmc2_8,
217 tegra_clk_sdmmc2,
218 tegra_clk_sdmmc2_8,
219 tegra_clk_sdmmc2_9,
184 tegra_clk_sdmmc3,
185 tegra_clk_sdmmc3_8,
220 tegra_clk_sdmmc3,
221 tegra_clk_sdmmc3_8,
222 tegra_clk_sdmmc3_9,
186 tegra_clk_sdmmc4,
187 tegra_clk_sdmmc4_8,
223 tegra_clk_sdmmc4,
224 tegra_clk_sdmmc4_8,
225 tegra_clk_sdmmc4_9,
188 tegra_clk_se,
189 tegra_clk_soc_therm,
226 tegra_clk_se,
227 tegra_clk_soc_therm,
228 tegra_clk_soc_therm_8,
190 tegra_clk_sor0,
191 tegra_clk_sor0_lvds,
229 tegra_clk_sor0,
230 tegra_clk_sor0_lvds,
231 tegra_clk_sor1,
232 tegra_clk_sor1_brick,
233 tegra_clk_sor1_src,
192 tegra_clk_spdif,
193 tegra_clk_spdif_2x,
194 tegra_clk_spdif_in,
234 tegra_clk_spdif,
235 tegra_clk_spdif_2x,
236 tegra_clk_spdif_in,
237 tegra_clk_spdif_in_8,
195 tegra_clk_spdif_in_sync,
196 tegra_clk_spdif_mux,
197 tegra_clk_spdif_out,
198 tegra_clk_timer,
199 tegra_clk_trace,
200 tegra_clk_tsec,
238 tegra_clk_spdif_in_sync,
239 tegra_clk_spdif_mux,
240 tegra_clk_spdif_out,
241 tegra_clk_timer,
242 tegra_clk_trace,
243 tegra_clk_tsec,
244 tegra_clk_tsec_8,
245 tegra_clk_tsecb,
201 tegra_clk_tsensor,
202 tegra_clk_tvdac,
203 tegra_clk_tvo,
204 tegra_clk_uarta,
246 tegra_clk_tsensor,
247 tegra_clk_tvdac,
248 tegra_clk_tvo,
249 tegra_clk_uarta,
250 tegra_clk_uarta_8,
205 tegra_clk_uartb,
251 tegra_clk_uartb,
252 tegra_clk_uartb_8,
206 tegra_clk_uartc,
253 tegra_clk_uartc,
254 tegra_clk_uartc_8,
207 tegra_clk_uartd,
255 tegra_clk_uartd,
256 tegra_clk_uartd_8,
208 tegra_clk_uarte,
257 tegra_clk_uarte,
258 tegra_clk_uarte_8,
259 tegra_clk_uartape,
209 tegra_clk_usb2,
260 tegra_clk_usb2,
261 tegra_clk_usb2_hsic_trk,
262 tegra_clk_usb2_trk,
210 tegra_clk_usb3,
211 tegra_clk_usbd,
212 tegra_clk_vcp,
213 tegra_clk_vde,
214 tegra_clk_vde_8,
215 tegra_clk_vfir,
216 tegra_clk_vi,
217 tegra_clk_vi_8,
218 tegra_clk_vi_9,
263 tegra_clk_usb3,
264 tegra_clk_usbd,
265 tegra_clk_vcp,
266 tegra_clk_vde,
267 tegra_clk_vde_8,
268 tegra_clk_vfir,
269 tegra_clk_vi,
270 tegra_clk_vi_8,
271 tegra_clk_vi_9,
272 tegra_clk_vi_10,
273 tegra_clk_vi_i2c,
219 tegra_clk_vic03,
274 tegra_clk_vic03,
275 tegra_clk_vic03_8,
220 tegra_clk_vim2_clk,
221 tegra_clk_vimclk_sync,
222 tegra_clk_vi_sensor,
276 tegra_clk_vim2_clk,
277 tegra_clk_vimclk_sync,
278 tegra_clk_vi_sensor,
223 tegra_clk_vi_sensor2,
224 tegra_clk_vi_sensor_8,
279 tegra_clk_vi_sensor_8,
280 tegra_clk_vi_sensor_9,
281 tegra_clk_vi_sensor2,
282 tegra_clk_vi_sensor2_8,
225 tegra_clk_xusb_dev,
226 tegra_clk_xusb_dev_src,
283 tegra_clk_xusb_dev,
284 tegra_clk_xusb_dev_src,
285 tegra_clk_xusb_dev_src_8,
227 tegra_clk_xusb_falcon_src,
286 tegra_clk_xusb_falcon_src,
287 tegra_clk_xusb_falcon_src_8,
228 tegra_clk_xusb_fs_src,
288 tegra_clk_xusb_fs_src,
289 tegra_clk_xusb_gate,
229 tegra_clk_xusb_host,
230 tegra_clk_xusb_host_src,
290 tegra_clk_xusb_host,
291 tegra_clk_xusb_host_src,
292 tegra_clk_xusb_host_src_8,
231 tegra_clk_xusb_hs_src,
293 tegra_clk_xusb_hs_src,
294 tegra_clk_xusb_hs_src_4,
232 tegra_clk_xusb_ss,
233 tegra_clk_xusb_ss_src,
295 tegra_clk_xusb_ss,
296 tegra_clk_xusb_ss_src,
297 tegra_clk_xusb_ss_src_8,
234 tegra_clk_xusb_ss_div2,
298 tegra_clk_xusb_ss_div2,
299 tegra_clk_xusb_ssp_src,
300 tegra_clk_sclk_mux,
235 tegra_clk_max,
236};
237
238#endif /* _TEGRA_CLK_ID_H */
301 tegra_clk_max,
302};
303
304#endif /* _TEGRA_CLK_ID_H */