1*ae5de77eSEmmanuel Vadot// SPDX-License-Identifier: (GPL-2.0 OR MIT) 2*ae5de77eSEmmanuel Vadot/* 3*ae5de77eSEmmanuel Vadot * Copyright (C) 2023 Jisheng Zhang <jszhang@kernel.org> 4*ae5de77eSEmmanuel Vadot * Copyright (C) 2023 Inochi Amaoto <inochiama@outlook.com> 5*ae5de77eSEmmanuel Vadot */ 6*ae5de77eSEmmanuel Vadot 7*ae5de77eSEmmanuel Vadot/ { 8*ae5de77eSEmmanuel Vadot cpus: cpus { 9*ae5de77eSEmmanuel Vadot #address-cells = <1>; 10*ae5de77eSEmmanuel Vadot #size-cells = <0>; 11*ae5de77eSEmmanuel Vadot timebase-frequency = <25000000>; 12*ae5de77eSEmmanuel Vadot 13*ae5de77eSEmmanuel Vadot cpu0: cpu@0 { 14*ae5de77eSEmmanuel Vadot compatible = "thead,c906", "riscv"; 15*ae5de77eSEmmanuel Vadot device_type = "cpu"; 16*ae5de77eSEmmanuel Vadot reg = <0>; 17*ae5de77eSEmmanuel Vadot d-cache-block-size = <64>; 18*ae5de77eSEmmanuel Vadot d-cache-sets = <512>; 19*ae5de77eSEmmanuel Vadot d-cache-size = <65536>; 20*ae5de77eSEmmanuel Vadot i-cache-block-size = <64>; 21*ae5de77eSEmmanuel Vadot i-cache-sets = <128>; 22*ae5de77eSEmmanuel Vadot i-cache-size = <32768>; 23*ae5de77eSEmmanuel Vadot mmu-type = "riscv,sv39"; 24*ae5de77eSEmmanuel Vadot riscv,isa = "rv64imafdc"; 25*ae5de77eSEmmanuel Vadot riscv,isa-base = "rv64i"; 26*ae5de77eSEmmanuel Vadot riscv,isa-extensions = "i", "m", "a", "f", "d", "c", "zicntr", "zicsr", 27*ae5de77eSEmmanuel Vadot "zifencei", "zihpm"; 28*ae5de77eSEmmanuel Vadot 29*ae5de77eSEmmanuel Vadot cpu0_intc: interrupt-controller { 30*ae5de77eSEmmanuel Vadot compatible = "riscv,cpu-intc"; 31*ae5de77eSEmmanuel Vadot interrupt-controller; 32*ae5de77eSEmmanuel Vadot #interrupt-cells = <1>; 33*ae5de77eSEmmanuel Vadot }; 34*ae5de77eSEmmanuel Vadot }; 35*ae5de77eSEmmanuel Vadot }; 36*ae5de77eSEmmanuel Vadot}; 37