1*ae5de77eSEmmanuel Vadot /* SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause) */ 2*ae5de77eSEmmanuel Vadot /* 3*ae5de77eSEmmanuel Vadot * Copyright (c) 2022-2024 Rockchip Electronics Co., Ltd. 4*ae5de77eSEmmanuel Vadot */ 5*ae5de77eSEmmanuel Vadot #ifndef __DT_BINDINGS_POWER_RK3562_POWER_H__ 6*ae5de77eSEmmanuel Vadot #define __DT_BINDINGS_POWER_RK3562_POWER_H__ 7*ae5de77eSEmmanuel Vadot 8*ae5de77eSEmmanuel Vadot /* VD_CORE */ 9*ae5de77eSEmmanuel Vadot #define RK3562_PD_CPU_0 0 10*ae5de77eSEmmanuel Vadot #define RK3562_PD_CPU_1 1 11*ae5de77eSEmmanuel Vadot #define RK3562_PD_CPU_2 2 12*ae5de77eSEmmanuel Vadot #define RK3562_PD_CPU_3 3 13*ae5de77eSEmmanuel Vadot #define RK3562_PD_CORE_ALIVE 4 14*ae5de77eSEmmanuel Vadot 15*ae5de77eSEmmanuel Vadot /* VD_PMU */ 16*ae5de77eSEmmanuel Vadot #define RK3562_PD_PMU 5 17*ae5de77eSEmmanuel Vadot #define RK3562_PD_PMU_ALIVE 6 18*ae5de77eSEmmanuel Vadot 19*ae5de77eSEmmanuel Vadot /* VD_NPU */ 20*ae5de77eSEmmanuel Vadot #define RK3562_PD_NPU 7 21*ae5de77eSEmmanuel Vadot 22*ae5de77eSEmmanuel Vadot /* VD_GPU */ 23*ae5de77eSEmmanuel Vadot #define RK3562_PD_GPU 8 24*ae5de77eSEmmanuel Vadot 25*ae5de77eSEmmanuel Vadot /* VD_LOGIC */ 26*ae5de77eSEmmanuel Vadot #define RK3562_PD_DDR 9 27*ae5de77eSEmmanuel Vadot #define RK3562_PD_VEPU 10 28*ae5de77eSEmmanuel Vadot #define RK3562_PD_VDPU 11 29*ae5de77eSEmmanuel Vadot #define RK3562_PD_VI 12 30*ae5de77eSEmmanuel Vadot #define RK3562_PD_VO 13 31*ae5de77eSEmmanuel Vadot #define RK3562_PD_RGA 14 32*ae5de77eSEmmanuel Vadot #define RK3562_PD_PHP 15 33*ae5de77eSEmmanuel Vadot #define RK3562_PD_LOGIC_ALIVE 16 34*ae5de77eSEmmanuel Vadot 35*ae5de77eSEmmanuel Vadot #endif 36