1*7ef62cebSEmmanuel Vadot /* SPDX-License-Identifier: (GPL-2.0 OR MIT) */ 2*7ef62cebSEmmanuel Vadot /* 3*7ef62cebSEmmanuel Vadot * Copyright 2022 NXP 4*7ef62cebSEmmanuel Vadot */ 5*7ef62cebSEmmanuel Vadot 6*7ef62cebSEmmanuel Vadot #ifndef __DT_BINDINGS_IMX93_POWER_H__ 7*7ef62cebSEmmanuel Vadot #define __DT_BINDINGS_IMX93_POWER_H__ 8*7ef62cebSEmmanuel Vadot 9*7ef62cebSEmmanuel Vadot #define IMX93_MEDIABLK_PD_MIPI_DSI 0 10*7ef62cebSEmmanuel Vadot #define IMX93_MEDIABLK_PD_MIPI_CSI 1 11*7ef62cebSEmmanuel Vadot #define IMX93_MEDIABLK_PD_PXP 2 12*7ef62cebSEmmanuel Vadot #define IMX93_MEDIABLK_PD_LCDIF 3 13*7ef62cebSEmmanuel Vadot #define IMX93_MEDIABLK_PD_ISI 4 14*7ef62cebSEmmanuel Vadot 15*7ef62cebSEmmanuel Vadot #endif 16