xref: /freebsd/sys/contrib/device-tree/include/dt-bindings/clock/sophgo,sg2044-pll.h (revision ae5de77ed78ae54d86cead5604869212e8008e6b)
1*ae5de77eSEmmanuel Vadot /* SPDX-License-Identifier: GPL-2.0 OR BSD-2-Clause */
2*ae5de77eSEmmanuel Vadot /*
3*ae5de77eSEmmanuel Vadot  * Copyright (C) 2024 Inochi Amaoto <inochiama@gmail.com>
4*ae5de77eSEmmanuel Vadot  */
5*ae5de77eSEmmanuel Vadot 
6*ae5de77eSEmmanuel Vadot #ifndef __DT_BINDINGS_SOPHGO_SG2044_PLL_H__
7*ae5de77eSEmmanuel Vadot #define __DT_BINDINGS_SOPHGO_SG2044_PLL_H__
8*ae5de77eSEmmanuel Vadot 
9*ae5de77eSEmmanuel Vadot #define CLK_FPLL0			0
10*ae5de77eSEmmanuel Vadot #define CLK_FPLL1			1
11*ae5de77eSEmmanuel Vadot #define CLK_FPLL2			2
12*ae5de77eSEmmanuel Vadot #define CLK_DPLL0			3
13*ae5de77eSEmmanuel Vadot #define CLK_DPLL1			4
14*ae5de77eSEmmanuel Vadot #define CLK_DPLL2			5
15*ae5de77eSEmmanuel Vadot #define CLK_DPLL3			6
16*ae5de77eSEmmanuel Vadot #define CLK_DPLL4			7
17*ae5de77eSEmmanuel Vadot #define CLK_DPLL5			8
18*ae5de77eSEmmanuel Vadot #define CLK_DPLL6			9
19*ae5de77eSEmmanuel Vadot #define CLK_DPLL7			10
20*ae5de77eSEmmanuel Vadot #define CLK_MPLL0			11
21*ae5de77eSEmmanuel Vadot #define CLK_MPLL1			12
22*ae5de77eSEmmanuel Vadot #define CLK_MPLL2			13
23*ae5de77eSEmmanuel Vadot #define CLK_MPLL3			14
24*ae5de77eSEmmanuel Vadot #define CLK_MPLL4			15
25*ae5de77eSEmmanuel Vadot #define CLK_MPLL5			16
26*ae5de77eSEmmanuel Vadot 
27*ae5de77eSEmmanuel Vadot #endif /* __DT_BINDINGS_SOPHGO_SG2044_PLL_H__ */
28