1*fac71e4eSEmmanuel Vadot /* SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause) */ 2*fac71e4eSEmmanuel Vadot /* 3*fac71e4eSEmmanuel Vadot * Loongson-1 clock tree IDs 4*fac71e4eSEmmanuel Vadot * 5*fac71e4eSEmmanuel Vadot * Copyright (C) 2023 Keguang Zhang <keguang.zhang@gmail.com> 6*fac71e4eSEmmanuel Vadot */ 7*fac71e4eSEmmanuel Vadot 8*fac71e4eSEmmanuel Vadot #ifndef __DT_BINDINGS_CLOCK_LS1X_CLK_H__ 9*fac71e4eSEmmanuel Vadot #define __DT_BINDINGS_CLOCK_LS1X_CLK_H__ 10*fac71e4eSEmmanuel Vadot 11*fac71e4eSEmmanuel Vadot #define LS1X_CLKID_PLL 0 12*fac71e4eSEmmanuel Vadot #define LS1X_CLKID_CPU 1 13*fac71e4eSEmmanuel Vadot #define LS1X_CLKID_DC 2 14*fac71e4eSEmmanuel Vadot #define LS1X_CLKID_AHB 3 15*fac71e4eSEmmanuel Vadot #define LS1X_CLKID_APB 4 16*fac71e4eSEmmanuel Vadot 17*fac71e4eSEmmanuel Vadot #define CLK_NR_CLKS (LS1X_CLKID_APB + 1) 18*fac71e4eSEmmanuel Vadot 19*fac71e4eSEmmanuel Vadot #endif /* __DT_BINDINGS_CLOCK_LS1X_CLK_H__ */ 20