Home
last modified time | relevance | path

Searched refs:regDSC_TOP1_DSC_TOP_CONTROL_BASE_IDX (Results 1 – 9 of 9) sorted by relevance

/linux/drivers/gpu/drm/amd/include/asic_reg/dcn/
H A Ddcn_3_2_0_offset.h11944 #define regDSC_TOP1_DSC_TOP_CONTROL_BASE_IDX … macro
H A Ddcn_3_1_5_offset.h12575 #define regDSC_TOP1_DSC_TOP_CONTROL_BASE_IDX … macro
H A Ddcn_3_5_1_offset.h10595 #define regDSC_TOP1_DSC_TOP_CONTROL_BASE_IDX … macro
H A Ddcn_3_5_0_offset.h10616 #define regDSC_TOP1_DSC_TOP_CONTROL_BASE_IDX … macro
H A Ddcn_3_1_4_offset.h11717 #define regDSC_TOP1_DSC_TOP_CONTROL_BASE_IDX … macro
H A Ddcn_3_1_2_offset.h12710 #define regDSC_TOP1_DSC_TOP_CONTROL_BASE_IDX … macro
H A Ddcn_3_2_1_offset.h11941 #define regDSC_TOP1_DSC_TOP_CONTROL_BASE_IDX … macro
H A Ddcn_3_1_6_offset.h13306 #define regDSC_TOP1_DSC_TOP_CONTROL_BASE_IDX … macro
H A Ddcn_4_1_0_offset.h12156 #define regDSC_TOP1_DSC_TOP_CONTROL_BASE_IDX … macro