| /linux/drivers/pinctrl/renesas/ |
| H A D | pfc-r8a77970.c | 52 #define GPSR0_15 F_(DU_DB5, IP1_31_28)
178 #define IP1_31_28 FM(DU_DB5) F_(0, 0) F_(0, 0) FM(A15) FM(FXR_TXENA_N) F_(0, 0) F_(0, 0) F_(0,… macro
275 FM(IP0_31_28) IP0_31_28 FM(IP1_31_28) IP1_31_28 FM(IP2_31_28) IP2_31_28 FM(IP3_31_28) IP3_31_28 \
454 PINMUX_IPSR_GPSR(IP1_31_28, DU_DB5),
455 PINMUX_IPSR_GPSR(IP1_31_28, A15),
456 PINMUX_IPSR_GPSR(IP1_31_28, FXR_TXENA_N),
2242 IP1_31_28
|
| H A D | pfc-r8a77980.c | 54 #define GPSR0_15 F_(DU_DB5, IP1_31_28)
212 #define IP1_31_28 FM(DU_DB5) FM(HTX0_A) FM(PWM0_A) FM(A15) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)… macro
325 FM(IP0_31_28) IP0_31_28 FM(IP1_31_28) IP1_31_28 FM(IP2_31_28) IP2_31_28 FM(IP3_31_28) IP3_31_28 \
533 PINMUX_IPSR_GPSR(IP1_31_28, DU_DB5),
534 PINMUX_IPSR_MSEL(IP1_31_28, HTX0_A, SEL_HSCIF0_0),
535 PINMUX_IPSR_MSEL(IP1_31_28, PWM0_A, SEL_PWM0_0),
536 PINMUX_IPSR_GPSR(IP1_31_28, A15),
2696 IP1_31_28
|
| H A D | pfc-r8a77995.c | 80 #define GPSR1_8 F_(DU_DG0, IP1_31_28)
225 #define IP1_31_28 FM(DU_DG0) FM(LCDOUT8) FM(MSIOF3_SCK_B) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_… macro
367 FM(IP0_31_28) IP0_31_28 FM(IP1_31_28) IP1_31_28 FM(IP2_31_28) IP2_31_28 FM(IP3_31_28) IP3_31_28 \
592 PINMUX_IPSR_GPSR(IP1_31_28, DU_DG0),
593 PINMUX_IPSR_GPSR(IP1_31_28, LCDOUT8),
594 PINMUX_IPSR_MSEL(IP1_31_28, MSIOF3_SCK_B, SEL_MSIOF3_1),
2683 IP1_31_28
|
| H A D | pfc-r8a77965.c | 132 #define GPSR1_0 F_(A0, IP1_31_28)
273 #define IP1_31_28 FM(A0) FM(LCDOUT16) FM(MSIOF3_SYNC_B) F_(0, 0) FM(VI4_DATA8) F_(0, 0) FM(DU_D… macro
456 FM(IP0_31_28) IP0_31_28 FM(IP1_31_28) IP1_31_28 FM(IP2_31_28) IP2_31_28 FM(IP3_31_28) IP3_31_28 \
740 PINMUX_IPSR_GPSR(IP1_31_28, A0),
741 PINMUX_IPSR_GPSR(IP1_31_28, LCDOUT16),
742 PINMUX_IPSR_MSEL(IP1_31_28, MSIOF3_SYNC_B, SEL_MSIOF3_1),
743 PINMUX_IPSR_GPSR(IP1_31_28, VI4_DATA8),
744 PINMUX_IPSR_GPSR(IP1_31_28, DU_DB0),
745 PINMUX_IPSR_MSEL(IP1_31_28, PWM3_A, SEL_PWM3_0),
5553 IP1_31_28
|
| H A D | pfc-r8a77951.c | 127 #define GPSR1_0 F_(A0, IP1_31_28)
268 #define IP1_31_28 FM(A0) FM(LCDOUT16) FM(MSIOF3_SYNC_B) F_(0, 0) FM(VI4_DATA8) F_(0, 0) FM(DU_D… macro
451 FM(IP0_31_28) IP0_31_28 FM(IP1_31_28) IP1_31_28 FM(IP2_31_28) IP2_31_28 FM(IP3_31_28) IP3_31_28 \
734 PINMUX_IPSR_GPSR(IP1_31_28, A0),
735 PINMUX_IPSR_GPSR(IP1_31_28, LCDOUT16),
736 PINMUX_IPSR_MSEL(IP1_31_28, MSIOF3_SYNC_B, SEL_MSIOF3_1),
737 PINMUX_IPSR_GPSR(IP1_31_28, VI4_DATA8),
738 PINMUX_IPSR_GPSR(IP1_31_28, DU_DB0),
739 PINMUX_IPSR_MSEL(IP1_31_28, PWM3_A, SEL_PWM3_0),
5357 IP1_31_28
|
| H A D | pfc-r8a7796.c | 132 #define GPSR1_0 F_(A0, IP1_31_28)
273 #define IP1_31_28 FM(A0) FM(LCDOUT16) FM(MSIOF3_SYNC_B) F_(0, 0) FM(VI4_DATA8) F_(0, 0) FM(DU_D… macro
456 FM(IP0_31_28) IP0_31_28 FM(IP1_31_28) IP1_31_28 FM(IP2_31_28) IP2_31_28 FM(IP3_31_28) IP3_31_28 \
738 PINMUX_IPSR_GPSR(IP1_31_28, A0),
739 PINMUX_IPSR_GPSR(IP1_31_28, LCDOUT16),
740 PINMUX_IPSR_MSEL(IP1_31_28, MSIOF3_SYNC_B, SEL_MSIOF3_1),
741 PINMUX_IPSR_GPSR(IP1_31_28, VI4_DATA8),
742 PINMUX_IPSR_GPSR(IP1_31_28, DU_DB0),
743 PINMUX_IPSR_MSEL(IP1_31_28, PWM3_A, SEL_PWM3_0),
5312 IP1_31_28
|
| H A D | pfc-r8a77470.c | 608 PINMUX_IPSR_GPSR(IP1_31_28, D5),
609 PINMUX_IPSR_GPSR(IP1_31_28, HRX2),
610 PINMUX_IPSR_MSEL(IP1_31_28, SCL1_B, SEL_I2C01_1),
611 PINMUX_IPSR_GPSR(IP1_31_28, PWM2_C),
612 PINMUX_IPSR_MSEL(IP1_31_28, TCLK2_B, SEL_TMU2_1),
|
| H A D | pfc-r8a77990.c | 120 #define GPSR2_18 F_(AVB_RD2, IP1_31_28)
229 #define IP1_31_28 FM(AVB_RD2) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F… macro
393 FM(IP0_31_28) IP0_31_28 FM(IP1_31_28) IP1_31_28 FM(IP2_31_28) IP2_31_28 FM(IP3_31_28) IP3_31_28 \
615 PINMUX_IPSR_GPSR(IP1_31_28, AVB_RD2),
4799 IP1_31_28
|