Searched defs:__base (Results 1 – 6 of 6) sorted by relevance
24 #define LVTS_MONCTL0(__base) (__base + 0x0000) argument25 #define LVTS_MONCTL1(__base) (__base + 0x0004) argument26 #define LVTS_MONCTL2(__base) (__base + 0x0008) argument27 #define LVTS_MONINT(__base) (__base + 0x000C) argument28 #define LVTS_MONINTSTS(__base) (__base + 0x0010) argument29 #define LVTS_MONIDET0(__base) (__base + 0x0014) argument30 #define LVTS_MONIDET1(__base) (__base + 0x0018) argument31 #define LVTS_MONIDET2(__base) (__base + 0x001C) argument32 #define LVTS_MONIDET3(__base) (__base + 0x0020) argument33 #define LVTS_H2NTHRE(__base) (__base + 0x0024) argument[all …]
39 #define NXP_SAR_ADC_CDR(__base, __channel) (((__base) + 0x100) + ((__channel) * 0x4)) argument45 #define NXP_SAR_ADC_MCR(__base) ((__base) + 0x00) argument59 #define NXP_SAR_ADC_MSR(__base) ((__base) + 0x04) argument65 #define NXP_SAR_ADC_ISR(__base) ((__base) + 0x10) argument70 #define NXP_SAR_ADC_CEOCFR0(__base) ((__base) + 0x14) argument71 #define NXP_SAR_ADC_CEOCFR1(__base) ((__base) + 0x18) argument76 #define NXP_SAR_ADC_IMR(__base) ((__base) + 0x20) argument79 #define NXP_SAR_ADC_CIMR0(__base) ((__base) + 0x24) argument80 #define NXP_SAR_ADC_CIMR1(__base) ((__base) + 0x28) argument83 #define NXP_SAR_ADC_DMAE(__base) ((__base) + 0x40) argument[all …]
20 #define S32G_SWT_CR(__base) ((__base) + 0x00) /* Control Register offset */ argument26 #define S32G_SWT_TO(__base) ((__base) + 0x08) /* Timeout Register offset */ argument28 #define S32G_SWT_SR(__base) ((__base) + 0x10) /* Service Register offset */ argument32 #define S32G_SWT_CO(__base) ((__base) + 0x14) /* Counter output register */ argument
285 #define ttm_base_object_kfree(__object, __base)\ argument
1113 #define QUEUE_ENTRY_PRIV_OFFSET(__base, __index, __limit, __esize, __psize) \ in rt2x00queue_alloc_entries() argument
15 struct __base { struct21 const struct __base *base; argument