Searched refs:MDIO_WC_REG_XGXSBLK1_LANECTRL0 (Results 1 – 2 of 2) sorted by relevance
542 #define MDIO_WC_REG_XGXSBLK1_LANECTRL0 0x8015 macro
4210 MDIO_WC_REG_XGXSBLK1_LANECTRL0, &val16); in elink_warpcore_set_10G_KR()4213 MDIO_WC_REG_XGXSBLK1_LANECTRL0, val16); in elink_warpcore_set_10G_KR()4927 MDIO_WC_REG_XGXSBLK1_LANECTRL0, &val16); in elink_warpcore_link_reset()4932 MDIO_WC_REG_XGXSBLK1_LANECTRL0, val16); in elink_warpcore_link_reset()5040 MDIO_WC_REG_XGXSBLK1_LANECTRL0, in elink_warpcore_powerdown_secondport_lanes()