Searched refs:ERI_CACHE_LINE_SIZE (Results 1 – 1 of 1) sorted by relevance
389 #define ERI_CACHE_LINE_SIZE (eri_pci_cache_line << ERI_G_CACHE_BIT) macro1757 PUT_SWRSTREG(reset, ERI_G_RESET_GLOBAL | ERI_CACHE_LINE_SIZE); in eri_stop()1769 ERI_DELAY((GET_SWRSTREG(reset) == ERI_CACHE_LINE_SIZE), in eri_stop()1780 if (GET_SWRSTREG(reset) == ERI_CACHE_LINE_SIZE) { in eri_stop()1811 PUT_SWRSTREG(reset, ERI_G_RESET_ERX | ERI_CACHE_LINE_SIZE); in eri_erx_reset()1817 ERI_CACHE_LINE_SIZE), ERI_MAX_RST_DELAY); in eri_erx_reset()1852 PUT_SWRSTREG(reset, ERI_G_RESET_ETX | ERI_CACHE_LINE_SIZE); in eri_etx_reset()1859 ERI_CACHE_LINE_SIZE), ERI_MAX_RST_DELAY); in eri_etx_reset()